![デバイスをgpu から
XLA_GPU に変更
def testXLA_JIT(self):
with tf.Session() as sess:
x = tf.placeholder(tf.float32, [2], name="x")
with tf.device("device:XLA_GPU:0"):
y = x * 2
result = sess.run(y, {x: [1.5, 0.5]})](https://image.slidesharecdn.com/tensorflowxla-170916020721/75/TensorFlow-XLA-11-2048.jpg)
Uploaded byMr. Vengineer
TensorFlow XLA とハードウェア
2017年9月30日(土)のChainer Meetup #6での発表資料 https://chainer.connpass.com/event/65093/
More Related Content
TensorFlow XLA とハードウェア
- 1. Chainer MeetUp #6 2017/9/30 TensorFlowXLA と ハードウェア なんで、 Chainer Meetupで TensorFlow XLAの お話をするのでしょうかね？ @Vengineer
- 2. ブログ : Vengineerの戯言 http://blogs.yahoo.co.jp/verification_engineer Twitter: ＠Vengineer FPGAマガジンに連載中 FPGAコミュニティ探索記 http://fpga.cqpub.co.jp/ 自己紹介 SlideShare https://www.slideshare.net/ssuser479fa3
- 3.
- 4. TensorFlow XLAとは https://www.tensorflow.org/performance/xla/ XLA(Accelerated LinearAlgebra)は、TensorFlow計算を最適化 する線形代数のドメイン固有のコンパイラです。 結果として、サー バーおよびモバイルプラットフォームでの速度、メモリ使用率、移植性 が向上します。 当初、ほとんどのユーザーはXLAの大きなメリットは 見られませんが、JIT(Just-In-Time)コンパイルや AOT(Ahead-Of-Time)コンパイルを使用してXLAを使用することで 実験を開始できます。 新しいハードウェアアクセラレータをターゲット とする開発者は、XLAを試すことを特にお勧めします。 原文(英語)をそのまま、Google翻訳にお願いしました。
- 5. TensorFlow w/XLA: TensorFlow,Compiled! Expressiveness with performance https://autodiff-workshop.github.io/slides/JeffDean.pdf XLA対応のデバイス
- 6. 2017年2月20日 TensorFlow XLAの衝撃 http://blogs.yahoo.co.jp/verification_engineer/71016304.html 2017年4月21日 TensorFlow UserGroup ハード部 #2 TensorFlow XLAは、 中で何をやっているのか？ https://tfug-tokyo.connpass.com/event/54426/
- 7. CQ出版社インターフェース 8月号、9月号に TensorFlow XLAのAOTについての記事を書きま した 8月号： 衝撃的な性能UPの可能性を秘めた注目テクノロジ速報 AIをサクサク動かすGoogle新機能TensorFlow「XLA」を探る 9月号： 最新テクノロジ・マニアの挑戦 ...AIサクサク用TensorFlowXLA AOTコンパイラ探訪 初めてのGoogleソースコード！AI用コンパイラの可能性を探る
- 8.
- 9. 2017年7月3日 TensorFlow XLAに動きあり https://blogs.yahoo.co.jp/verification_engineer/71198977.html 2017年9月3日 Deep LearningAcceleration勉強会 TensorFlow XLAの可能性 https://blogs.yahoo.co.jp/verification_engineer/71287454.html
- 10.
- 11. デバイスをgpu から XLA_GPUに変更 def testXLA_JIT(self): with tf.Session() as sess: x = tf.placeholder(tf.float32, [2], name="x") with tf.device("device:XLA_GPU:0"): y = x * 2 result = sess.run(y, {x: [1.5, 0.5]})
- 12.
- 13. 2)、Placement Mul _Recv Const _Send cpu : Feed(x) cpu: Fetch(y) XLA_GPU XLA_GPU
- 14. 3)、グラフの分割 _Recv _Send _Send _Recv _Send XLA_GPU Feed(x)Fetch(y)cpu Mul Const _Recv
- 15. 3)、グラフの分割 _XlaLaunch _Recv _Recv _Send _Send _Recv_Send XLA_GPU Feed(x) Fetch(y)cpu
- 16.
- 17.
- 18. TensorFlow XLA :JITでは！ 同じデバイス内で実行できるSubgraph単位の ノードをギュギュッと1つにまとめて、 _XlaLaunch Op 内で実行する _XlaLaunchは、 TensorFlow XLA専用のOpとして実装
- 19. _XlaLaunch Opで実装は？ ・Register thenew Op in a C++ file ・Implement the Op in C++ compiler/jit/kernels/xla_launch_op.h compiler/jit/kernels/xla_launch_op.cc
- 20. TensorFlow w/XLA: TensorFlow,Compiled! Expressiveness with performance https://autodiff-workshop.github.io/slides/JeffDean.pdf XlaLocalLaunchOp::Computeの処理 コンパイル 実行
- 21. Plugin (r1.3) XLA InterpreterBackend Intel Nervana Graphcore もXLAをサポートするかも？
- 22. Intel® Nervana™ GraphBeta 2017-06-22 TensorFlow/XLA Support https://www.intelnervana.com/intel-nervana-graph-and-neon-3-0-updates/ Intel® Nervana™ Graph: A Universal Tensor JIT Compiler Webinar https://software.seek.intel.com/IntelNervanaGraphWebinar_Reg 詳細は、このWebinarの資料を見てね！
- 23. Graphcore https://www.nextplatform.com/2017/05/08/dive-deep-learning-chip-startup-graphcores-software-stack/ TensorFlow XLAのPluginのオリジナルコードは、Graphcore TensorFlow:Remove copyrighton non-poplar files https://github.com/tensorflow/tensorflow/commit/679152e2c13229db9386fe5c3a267e63d0093889
- 24.
- 25. Groq Co-founder/CEO Doug Wightman Google :ソフトウェア開発 Co-Founder/CTOJonathan Ross Google : TPU開発 COO Krishna Rangasayee Xilinxから最近ジョイン
- 26. Alphaics You will design,implement next generation compiler based on Tensorflow XLA To understand LLVM and IR mechanism to implement compiler for custom ISA Knowledge of Tensorflow, Theano, Microsoft cognitive toolkit, cafee and similar framework is a plus Prior experience in compiler design, specifically targeted to OpenCL framework is desired
- 27.
- 28. 引用：Platform Development Guide,UG1164(v2016.4) March 9, 2017, Page.8, Figure 2 Amazon EC2 F1
- 29. 引用：http://www.hwclouds.com/product/fcs.html Huawei FPGA Accelerated CloudServer Amazon EC2 F1のようなもの？ Xilinx社の Virtex UltraScale+ U9P fp1.2xlarge vCPUx8 + 1xFPGA fp1.8xlarge vCPUx32 + 4xFPGA fp1.32xlarge vCPUx64 + 8xFPGA
- 30. Intel Xeon +FPGA 引用 ：https://01.org/sites/default/files/downloads/opae/open-programmable-acceleration-e ngine-paper.pdf Open Programmable Acceleration Engine (OPAE) Intel HLS Compilerも 11月に正式リリース
- 31.
- 32. Intel募集している？ Deep Learning ComputationalGraph Engineer Job Description What you will be working on: • Compilation of deep learning model descriptions in multiple frameworks into efficient code for execution in a variety of environments • Intermediate representations and APIs to allow new frameworks and environments to be defined 引用：http://jobs.intel.com/ShowJob/Id/1196011/Deep-Learning-Computational-Graph-Engineer/
- 33.
- 34.
- 35.
- 36.
- 37. SlideShareで公開しています TensorFlow XLAの可能性 https://www.slideshare.net/ssuser479fa3/tensorflow-xla-78874656 TensroFlow XLA: JIT編 (r1.3版) https://www.slideshare.net/ssuser479fa3/tensroflow-xla-jit Intel Nervana Graph とは？ https://www.slideshare.net/ssuser479fa3/intel-nervana-graph-compiler DSPでディープラーニング https://www.slideshare.net/ssuser479fa3/dsp-75659146
- 38. ありがとうございました ブログ : Vengineerの戯言 http://blogs.yahoo.co.jp/verification_engineer Twitter: ＠Vengineer Design Solution Forum 2017年10月13日(金)開催@新横浜 http://www.dsforum.jp/