1. Dokumen membahas gerbang logika dasar seperti AND, OR, dan NOT beserta penjelasan operasinya. 2. Juga membahas hukum-hukum aljabar Boole seperti komutatif, asosiatif, distributif, dan dualitas yang berlaku pada gerbang logika. 3. Teorema pertama dan kedua menjelaskan hubungan setara antara gerbang NOR dengan AND dan NAND dengan OR.

2. Gerbang Logika Dasar
Gerbang Logika
kombinasi

3. AND
OR
NOT

4.  Pengertian : gerbang AND memiliki dua atau
lebih saluran masukan dan satu saluran
keluaran
 Keluaran AND akan bernilai satu jika dan
hanya bila masukannya bernilai satu
 Hubungan antara masukan dan keluaran pada
gerbang AND tersebut dapat dituliskan
sebagai berikut:
AND : Y= A.B = AB

6. A B O
0 0
0 1
1 0
1 1
DUA MASUKAN
o
o
o
1

7. A B C O
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
UNTUK 3 MASUKAN 1 KELUARAN
AYO DICOBA
o
1
o
o
o
o
o
o

8. a. Keluaran gerbang AND bernilai 1 jika dan
hanya jika semua masukan bernilai 1.
b. Keluaran gerbang AND bernilai 0 jika ada
masukan bernilai 0.
c. Pada operasi AND berlaku antara lain 1.1 =
1, 1.1.1= 1, dan seterusnya; 0.0 = 1.0 = 0.1
= 0, 0.0.0 = 0.0.1 = 0.1.0 = 1.0.0 = 0, dan
seterusnya
BACK

9.  Pengertian memiliki dua atau lebih saluran
masukan dan hanya memiliki satu saluran
keluaran.
 Keluaran dari OR akan bernilai 1 bila satu
masukan ATAU lebih masukannya bernilai 1
 Hubungan antara masukan dan keluaran pada
gerbang OR tersebut dapat dituliskan sebagai
berikut:
OR : Y = A+B

10. animasi

11. A B O
0 0
0 1
1 0
1 1
DUA MASUKAN SATU INPUT
0
1
1
1

12. A B C O
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
o
1
1
1
1
1
1
1

13.  Keluaran gerbang OR bernilai 1 jika ada
masukan bernilai 1.
 Keluaran gerbang OR bernilai 0 jika dan
hanya jika masukan bernilai 0.
 Pada operasi OR berlaku antara lain 1+1 =
1, 1+1+1= 1, dan seterusnya; 1+ 0 = 1+0
= 1, 1+0+0 = 0+0+1 = 1, dan seterusnya
BACK

14.  Memiliki satu saluran masukan dan satu
saluran keluaran . NOT artinya tidak
 Sehingga gerbang ini memiliki arti tidak /
sebaliknya
 Jika masukannya satu maka keluarannya nol
 Dan jika masukannya nol maka keluarannya
satu

15. A O
0
1
1
0
BACK

16. NOR (NOT OR)
NAND (NOT AND)
EX-OR (EXCLUSIVE OR)
EX-NOR (EXCLUSIVE NOT
OR)

17.  Yakni gerbang OR yang di ikuti gerbang NOT
 Memiliki dua atau lebih saluran masukan dan
satu saluran keluaran
o Gerbang NOR dapat dituliskan
NOR : Y = (A+B)

18. A B O
0 0
0 1
1 0
1 1
1
0
0
0

19. A B C O
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
0
0
0
0
0
0

20. a. keluaran gerbang NOR bernilai 1 bila semua
masukannya bernilai 0.
b. Keluaran gerbang NOR bernilai 0 jika ada
masukannya yang bernilai 1.

21.  Yakni gerbang AND yang di ikuti gerbang
NOT
 Memiliki dua atau lebih saluran masukan dan
satu saluran keluaran

Gerbanga NAND dapat dituliskan
NAND : Y = (A B)

22. A B O
0 0
0 1
1 0
1 1
1
1
1
0

23. A B C 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
1
1
1
1
1
1
0

24. a. keluaran gerbang NAND bernilai 1 bila
semua masukannya bernilai 0.
b. Keluaran gerbang NAND bernilai 0 jika ada
masukannya yang bernilai 1.

25. Gerbang NOT yang tersusun
dari gerbang NAND

26. Gerbang NOT yang tersusun
dari gerbang NOR
Gerbang OR yang tersusun dari
gerbang NOR
Gerbang AND yang tersusun
dari gerbang NOR

27.  Keluaran dari gerbang EX-OR akan tinggi bila
hanya tingkat masukannya saling berlawanan
 Saluran masukan dari gerbang ini adalah
hanya dua dan tidak pernah lebih
 Sedang saluran keluarannya hanya 1

28.  EX-OR
:
animasi

29. A B 0
0 0
0 1
1 0
1 1
0
1
1
0

30. a. Gerbang EX-OR pada mulanya hanya
memiliki dua masukan dan satu keluaran
yang dinyatakan sebagai
b. Keluaran gerbang EX-OR akan bernilai 1
apabila inputnya berlainan dan bernilai 0
jika inputnya sama
Y = A B = A B + A B+

31.  Hasil keluarannya akan tinggi atau akan
bernilai satu jika dari gerbang masukannya
barnilai sama
Gerbang NOR dapat dituliskan
NOR : Z = (A+B)

32. A B O
0 0
0 1
1 0
1 1
1
0
0
1

34. 1. Hukum Komutatif
a) Untuk Gerbang Logika OR
Gerbang OR dengan 2 masukan tertentu,
yaitu A dan B dapat dipertukarkan tempatnya
dengan mengubah urutan sinyal-sinyal
masukan.
A + B = B + A = Y
B
A

35. A B Y
0 0 0
0 1 0
1 0 0
1 1 1
B A Y
0 0 0
0 1 0
1 0 0
1 1 1

36. b) Untuk Gerbang Logika AND
Gerbang AND dengan 2 masukan tertentu,
yaitu A dan B dapat ditukar tempatnya dan
dapat diubah urutan sinyal-sinyal
masukannya.
A . B = B . A = Y
Contoh :
B
A

37. A B Y
0 0 0
0 1 0
1 0 0
1 1 1
B A Y
0 0 0
0 1 0
1 0 0
1 1 1

38. 2. Hukum Asosiatif
a) Untuk Gerbang Logika OR
Gerbang OR dengan 2 masukan tertentu,
yaitu A dan B, dapat dikelompokkan
tempatnya dan dapat diubah urutan sinyal-
sinyal masukannya.
A + (B + C) = (A + B) + C
Keluarannya akan tetap sama dengan
Y = A + B + C

39. Contoh :
C
A
C
B
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

40. b) Untuk Gerbang Logika AND
Gerbang AND dengan 3 masukan tertentu, A,
B, dan C, dapat dikelompokkan tempatnya
dan dapat diubah urutan sinyal-sinyal
masukannya.
A . (B . C) = (A . B) . C
Artinya keluarannya akan tetap sama dengan
Y = A . B . C

41. B
C
A
C
B
A
Y
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

42. Contoh dan Penerapan Aljabar Boole dalam
Teknik Digital
1. Diketahui satu persamaan aljabar Boole, yaitu Y = AB + AC
+ BD + CD
Sederhanakan persamaan tersebut dengan cara faktorisasi!
Jawab :
Y = AB + AC + BD + CD
(A + D)(B + C)
A
B
D
C

43. 2. Perhatikan rangkaian logika dibawah ini
Persamaan Aljabar Boolenya untuk X adalah,
X = (A+B) BC + A
Maka proses penyederhanaan dapat dilakukan sebagai berikut
X = (A+B)BC + A
Karena (A+B)BC = ABC, maka
X = ABC + BBC + A
Karena B.B = B maka
X = ABC + BC + A
= BC (A+1) + A
Karena (A+1) = 1 maka
X = BC + A
A
B
C
A +
B
BC
(A+B) BC
X

44. Bentuk BC + A atau CB + A adalah persamaan yang lebih
sederhana. Sedangkan rangkaian logikanya adaalah sebagai
berikut
B
C
A
X = BC + A

45. Aljabar Boole

46. 
bermula dari sebuah persamaan Boole yang
dapat diturunkan menjadi persamaan boole
lainnya.
 Berguna untuk menghasilkan hubungan boole
yang baru,langkahnya:
Gantikan setiap
tanda OR dengan
sebuah tanda
AND
Gantikan setiap
tanda AND
dengan sebuah
tanda OR
Setiap 0 dan 1
diganti dengan
komplemennya

47.  Example:Note:untuk OR mengganti B
dengan 0 dan AND mengganti B dengan 1
A+0=A
A.1=A

48.  Manfaat teorema dualitas
 Contoh persamaan
Menghasilkan hubungan
Boole yang baru
A.(B+C)=A.B+A.C
A+B.C=(A+B).(A+
C)
A
C
B

49.  TEOREMA PERTAMA
 TEOREMA KEDUA
 DAPAT MEREDUKSI RANGKAIAN-RANGKAIAN LOGIKA YANG RUMIT
MENJADI SEDERHANA
Hubungan antara gerbang logika
kombinasional NOR dengan
gerbang logika dasar AND dan
inverternya
Hubungan antara gerbang logika
kombinasi NAND dengan gerbang
logika kombinasi OR dan
inverternya

50.  1.Teorema pertama
 Persamaan Boole Gerbang logika NOR
Gerbang logika NOR dapat digantikan dengan gerbang logika yang setara yaitu
gerbang logika AND yang kedua masukannya dibalik menggunakan gerbang
logika inverter(NOT)

51.  Tabel kebenarannya
A B
0 0 1
1 0 0
0 1 0
1 1 0
A B
0 0 1
1 0 0
0 1 0
1 1 0
HASILNYA
SETARA(EKIVALEN)

52.  2.TEOREMA KEDUA
 Gerbang logika NAND dapat digantikan dengan gerbang logika yang
setara yaitu gerbang logika OR dengan kedua masukannya dibalik
menggunakan gerbang logika inverter(NOT)
 Persamaan Aljabar Boolenya:

53. A B
0 0 1
1 0 1
0 1 1
1 1 0
A B
0 0 1
1 0 1
0 1 1
1 1 0
HASILNYA SETARA (EKIVALEN)

54. N
O
Gerbang
OR
Gerbang
AND
Keterangan
1 A+B=B+
A
A.B=B.A Hukum komutatif
2 A+(B+C)
=(A+B)+
C
A.(B.C)=(A.
B).C
Hukum asosiatif
3 A.(B+C)=
A.B +A.C
A+B.C=(A
+B).(A+C)
Hukum distributif
4 A+0=A=
A.1
A.1
=A=A+0
Teorema dualitas
5 A.(B+C)=
A.B+A.C
A+B.C=(A
+B)(A+C)
Teorema dualitas
6 A+0=A A.0=0 Hukum aljabar boole
7 A+1=1 A.1=A Jika dengan 1
8 A+A=A A.A=A Identitas
9 Jika dengan
pembaliknya
10 Inverter ganda
11 Hukum de morgan
12 A+A.B=A A.(A+B)=A Aljabar boole jumlah

55. Contoh dan Penerapan Aljabar Boole dalam
Teknik Digital
1. Diketahui satu persamaan aljabar Boole,
yaitu Y = AB + AC + BD + CD
Sederhanakan persamaan tersebut dengan
cara faktorisasi!
Jawab :
Y = AB + AC + BD + CD
(A + D)(B + C)
A
D
B
C

56. Perhatikan rangkaian logika dibawah ini
Persamaan Aljabar Boolenya untuk X adalah,
X = (A+B) BC + A
Maka proses penyederhanaan dapat dilakukan sebagai berikut
X = (A+B)BC + A
Karena (A+B)BC = ABC, maka
X = ABC + BBC + A
Karena B.B = B maka
X = ABC + BC + A
= BC (A+1) + A
Karena (A+1) = 1 maka
X = BC + A
A
B
C
A +
B
BC
(A+B) BC
X

57.  Bentuk BC + A atau CB + A adalah
persamaan yang lebih sederhana.
Sedangkan rangkaian logikanya adaalah
sebagai berikut
X = BC + A
B
C
A

58. Secara umum aturan aljabar biasa dengan
aljabar Boole adalah sama.
Tetapi ada beberapa aturan atau kaidah aljabar
Boole yang mempunyai sifat khusus yang perlu
kita ketahui.
Sifat khusus dari aljabar Boole tsb membuatnya
berguna dalam proses penyederhanaan
rangkaian logika.

60.  Kaidah Pertama:
A + 0 = A
Sebuah gerbang OR dengan 2 masukan,
jika sebuah keadaan masukannya adalah A
dan yang lainnya adalah 0, akan
menghasilkan kembali masukan yang
semula, yaitu A.

61.  Hal ini dinyatakan dengan:
A + 0 =A
0
A
A
A 0 Y
0 0 0
1 0 1

62.  Contoh : Rangkaian logika yang terdiri
dari sebuah gerbang OR dua
masukan. Salah satu masukan
nya A dan yang lain 0 atau 1,
hasilnya akan tetap A.
1 + 0 = 1 0 + 0 = 0
0
1
1
0
0
0

63.  Kaidah Kedua :
A + 1 = 1
Suatu gerbang OR dengan 2 masukan, jika
salah satu masukannya aktif, yang
dinyatakan dengan 1 sedangkan masukan
yang lainnya A, maka hasil keluarannya
akan tetap 1.

64.  Hal ini dinyatakan dengan :
A + 1 = 1
1
A
1
A 1 Y
0 1 1
1 1 1

65.  Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang OR dua masukan.
Salah satu masukannya adalah 1,
sedang yang lain adalah 0 atau 1,
hasilnya akan tetap 1
0 + 1 = 1 1 + 1 = 1
1
0
1
1
1
1

66.  Kaidah Ketiga :
A + A = A
Jika suatu gerbang OR memiliki 2 masukan
yang sama, keaadan A misalnya, maka
hasilnya adalah masukan tersebut.

67.  Hal ini dinyatakan dengan :
A + A = A
A
A
A
A A Y
0 0 0
1 1 1
A A Y
0 0 0
1 1 1

68.  Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang OR dua masukan.
Salah satu masukannya adalah 0
atau 1, sedang yang lain juga
sama, maka hasilnya akan tetap
sama.
1 + 1 = 1 0 + 0 = 0
1
1
1
0
0
0

69.  Kaidah Keempat :
Ā + A = 1
Suatu gerbang OR dengan 2 masukan, jika
salah satu masukannya dinyatakan dengan
A, sedangkan masukan yang lainnya

70.  Hal ini dinyatakan dengan :
Ā + A = 1
A
A
1
Ā A Y
0 1 1
1 0 1

71.  Contoh : Rangkaian logika yang terdiri
dari sebuah gerbang OR dua
masukan. Salah satu masukan
nya adalah 0 atau 1, sedang yang
lain adalah kebalikannya, maka
hasilnya tetap 1.
0
1
1
1
0
1

73.  Kaidah Pertama:
A . 0 = 0
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah 0, maka keluarannya dinyatakan
dengan 0.

74.  Hal ini dinyatakan dengan :
A . 0 = 0
0
A
0
A 0 Y
0 0 0
1 0 0

75.  Contoh : Rangkaian logika yang terdiri
dari sebuah gerbang AND dua
masukan. Salah satu masukan nya
adalah 0 atau 1, sedangkan yg lain
adalah 0,maka keluaran nya sama
dengan 0.
1 . 0 = 0 0 . 0 = 0
0
1
0
0
0
0

76.  Kaidah Kedua :
A . 1 = A
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah 1, maka keluarannya dinyatakan
dengan A.

77.  Hal ini dinyatakan dengan :
A . 1 = A
1
A
A
A 1 Y
0 1 0
1 1 1

78.  Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang AND dua
masukan. Salah satu masukannya
adalah 0 atau 1, sedangkan yg
lain adalah 1, maka keluarannya
sama dengan 0 atau 1 juga.
1 . 1 = 1 0 . 0 = 0
1
1
1
0
0
0

79.  Kaidah Ketiga :
A . A = A
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah A juga, maka keluarannya
dinyatakan tetap A.

80.  Hal ini dinyatakan dengan :
A . A = A
A
A
A
A A Y
0 0 0
1 1 1

81.  Contoh : Rangkaian logika yang terdiri
dari sebuah gerbang AND dua
masukan. Salah satu masukan nya
adalah 0 atau 1, sedangkan yg lain
sama dengan masukan nya, maka
keluarannya sama dengan 0 atau 1
juga.
0 . 0 = 0 1 . 1 = 1
0
0
0
1
1
1

82.  Kaidah Keempat :
Ā . A = 0
Sebuah gerbang AND dengan 2 masukan,
jika keadaan sebuah masukannya adalah A,
sedangkan keadaan masukan yang lainnya
adalah kebalikan dari A , maka keluarannya
dinyatakan tetap 0.

83.  Hal ini dinyatakan dengan :
Ā . A = 0
A
A
0
Ā A Y
0 1 0
1 0 0

84.  Contoh : Rangkaian logika yang terdiri dari
sebuah gerbang AND dua masukan.
Salah satu masukannya adalah 0
atau 1, sedangkan yang lain
kebalikan dengan masukannya,
maka keluarannya sama dengan 0.
1 . 1’ = 0 0 . 0’ = 0
1
1
0
0
0
0

86. Gerbang Aljabar Aljabar
Logika Biasa Boole
A + 0 = A A + 0 = A
Operasi A + 1 = A + 1 A + 1 = 1
Gerbang OR A + A = 2A A + A = A
A + Ā = 0 A + Ā = 1
A . 0 = 0 A . 0 = 0
Operasi A . 1 = A A . 1 = A
Gerbang AND A . A = A2
A . A = A
A . Ā = -A2
A . Ā = 0

87. TEOREMA DE MORGAN

88.  Kedua gerbang logika adalah ekuivalen
walaupun gerbang berbeda tetapi fungsi
logika sama.
 Perhatikan tabel kebenaran

89.  Manfaat dari teorema De morgan =mereduksi
rangkaian-rangkaian logika yang rumit
menjadi rangkaian logika yang lebih
sederhana.

90.  Teorema kedua ;”hubungan antara gerbang
logika kombinasional NAND dengan gerbang
logika kombinasi OR dan inverternya.
 Gerbang logika NAND dapat digantikan
dengan gerbang logika yang setara yaitu
gerbang logika OR dengan kedua masukan
yang dibalik dengan menggunakan gerbang
logika inverter(NOT).

91. NO Gerbang OR Gerbang AND Keterangan
1 A+B=B+A A.B=B.A Hukum komutatif
2 A+(B+C)=(A
+B)+C
A.(B.C)=(A.B).C Hukum asosiatif
3 A.(B+C)=A.B
+A.C
A+B.C=(A+B).(
A+C)
Hukum distributif
4 A+0=A=A.1 A.1 =A=A+0 Teorema dualitas
5 A.(B+C)=A.B
+A.C
A+B.C=(A+B)(
A+C)
Teorema dualitas
6 A+0=A A.0=0 Hukum aljabar boole
7 A+1=1 A.1=A Jika dengan 1
8 A+A=A A.A=A Identitas
9 Jika dengan pembaliknya
10 Inverter ganda
11 Hukum de morgan
12 A+A.B=A A.(A+B)=A Aljabar boole jumlah hasil kali
13 Aljabar boole jumlah hasil kali

93.  Jumlah dari HasilKali ( Sum of Produk)
 HasilKali dari Jumlah ( Produk of Sum)

94.  Y = f(A,B,C) =
 Tabel kebenaran dari persamaan di atas yaitu:
Fungsi Boole: darimanaasalnya?
Baris ke A B C
0 0 0 0 0 0 0
1 0 0 1 1 0 1
2 0 1 0 0 1 1
3 0 1 1 1 0 1
4 1 0 0 0 0 0
5 1 0 1 0 0 0
6 1 1 0 0 1 1
7 1 1 1 0 0 0

95.  Fungsi sum of product merupakan jumlahan(OR) dari suku-suku
 Setiap sukuberupa perkalian(AND) dari variabel - variabel
 Semua variabel fungsi muncul pada setiap suku.
 1 dinyatakandengan A,B,C,…. dan 0 dinyatakandengan

96. Y = 1
Y = baris 1 ataubaris 2 ataubaris 3 ataubaris 6
= 001 + 010 + 011 + 110
Y = Σm (1,2,3,6)
m = minterm
Mau lihat tabel kebenaran

97. Y =1
Y =baris 2atau baris 3 atau baris 4atau baris 6
= 010 + 011 + 100 + 110
Baris ke A B C
0 0 0 0 0 0 0
1 0 0 1 0 0 0
2 0 1 0 1 0 1
3 0 1 1 1 0 1
4 1 0 0 0 1 1
5 1 0 1 0 0 0
6 1 1 0 0 1 1
7 1 1 1 0 0 0

98.  Y = f(A,B,C) =
 Tabel kebenaran dari persamaan di atas yaitu:
Baris ke A B C
0 0 0 0 0 0 0
1 0 0 1 1 0 1
2 0 1 0 0 1 1
3 0 1 1 1 0 1
4 1 0 0 0 0 0
5 1 0 1 0 0 0
6 1 1 0 0 1 1
7 1 1 1 0 0 0

99.  Fungsi Product of Sum terdiri dari faktor-faktor
 Setiap sukuberupa jumlahan (OR) dari variabel-variabel
 Semua variabel fungsi muncul pada setiap suku.
 0 dinyatakandengan A,B,C,…. dan 1 dinyatakandengan

100. Fungsi Boole:
Y =0
Y = baris 0 dan baris 4 dan baris 5 dan baris 7
Y = (0 + 0 + 0)(1 + 0 + 0)(1 + 0 + 1)(1 + 1 + 1)
Y = Π M (0,4,5,7)
M = maxterm

101. Peta Karnoughdengan Dua Variabel
• Misalkan kedua Variabel tersebut adalah:
A dan B
( VariabelA dapat berupa A=1 atau =0, sedangkan variabel B dapat
berupa B=1 atau =0 )
• Jika ada 2 variabel, maka diperlukan 22 kotak atausel dengan 21 baris dan
21 kolom. Jumlah kotak tersebut sama dengan banyaknya baris dalam
tabel kebenaran.

102. A
B
0 1
0 1
1 1
A
B
0 1
0
1 1 1

103. 3. Peta Karnough :
Fungsi boole:
Cara singkat:
Dua logikayang berdekatan pada peta dikombinasikan menjadi sebuah
variabel tunggal
Jadi fungsinya :
A
B
0 1
0 1
1 1

104. Contoh:
Cara singkat:
 kelompokyangterdiri 4kotak/selyangberdekatandikombinasikan
menjadi1variabel.
 Kelompokyangterdiri2kotak/selyangberdekatandikombinasikan
menjadikombinasi2variabel
Y=A
AB
C
00 01 11 10
0 1 1
1 1 1

105. AB
CD
00 01 11 10
00 1 1 1 1
01 1 1 1 1
11 1 1
10 1 1 1 1

106. RumusSingkat:
 Kelompokyangterdiri8kotak/selyangberdekatandikombinasikan
menjadikombinasi1variabel
 Kelompokyangterdiri4kotak/selyangberdekatandikombinasikan
menjadikombinasi2variabel
 Kelompokyangterdiri2kotak/selyangberdekatandikombinasikan
menjadikombinasi3variabel
 Sebuahselditampilkandalamkombinasi4variabel

107. AB
CD
00 01 11 10
00 1 1 1 1
01 1 1 1 1
11 1 1
10 1 1 1 1

108. A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
Isi daritabel kebenarandi samping, dapat
dituangkan dalam Peta Karnough dengan
catatan sebagai berikut:
1. Nilai darikombinasivariabelpadasetiapsel digunakanuntukmemberikannomorsel yang
bersangkutan.Nilai tersebutmenunjukannomorbarispadatabelkebenaran.
2. Sel-sel padapetakarnoughdigunakanuntukmeletakkansukumintermataufaktormakstermyang
sesuai.
3. Tanda1digunakanuntukmenyatakanbahwasuatusel berisi minterm,sedangkantanda0 menyatakan
bahwaselitu maksterm.

109. AB
C
00 01 11 10
0 1 1
1 1 1

111. Rangkaian elektronik yang menghasilkan gelombang
kotak, atau gelombang lain yang bukan sinusoida
seperti gelombang segi empat dan gelombang gigi
gergaji.
Multivibrator merupakan osilator. Sedangkan
osilator adalah rangkaian elektronika yang
menghasilkan perubahan keadaan pada sinyal
output

112. 1. Monostabil
2. Astabil
3. Picu Schmitt (Schmitt
Trigger)

113. Karakteristik:
 Rangkaian yang mempunyai keluaran dengan satu
keadaan stabil.
 Rangkaian tersebut tetap dalam keadaan stabilnya
sampai ada pemicu.
 Sekali dipicu, keluarannya berubah dari keadaan
stabilnya tadi ke keadaan tak stabil (keadaan baru).
 Multivibrator monostabil adalah suatu rangkaian
yang banyak dipakai untuk membangkitkan pulsa
output yang lebarnya dan amplitudonya tetap .
Next

114. a. Monostabil Terpicu Positif
Next

115. b. Monostabil Terpicu Negatif

116. Karakteristik:
 Rangkaian yang keadaan pada keluarannya tidak
dapat stabil pada satu keadaan, tetapi berubah
secara terus-menerus dari keadaan 0 ke keadaan
1 berulang secara bergantian.

117. Rangkaian

118. Karakteristik:
 Rangkaian yang keadaan keluarannya dikendalikan
melalui tingkat tegangan pada masukannya (bistabil).
 Picu schmitt sering digunakan untuk mengubah
masukan gelombang sinus menjadi gelombang kotak.

119.  Lambang
 Rangkaian

120.  Penggabungan rangkaian monostabil, astabil, dan picu
Scmitt dapat disusun melalui gerbang logika dengan
menambahkan beberapa komponen diskrit resistor
maupun kapasitor.
 Cara yang lebih mudah dan praktis adalah
memanfaatkan rangkaian tersebut yang telah tersedia
dalam bentuk IC.

121. Monostabil/Astabil IC CD-4047B

122. Fungsi:
 Monostabil (lebar pulsa keluaran)
Pengoperasian:
1. Memicu IC dengan memberikan pulsa transisi dari
rendah ke tinggi pada masukan +Trigger (kaki 8)
atau dengan transisi dari tinggi ke rendah pada
masukan -Trigger (kaki 6).
2. Memicu IC dengan memberikan pulsa transisi dari
tinggi ke rendah secara bersamaan pada dua
masukan yaitu +Trigger (kaki 8) dan Retrigger (kaki
12).

123.  Astabil (frekuensi keluaran)
Pengoperasian:
Memberikan tegangan tinggi pada masukan Astable
(kaki 5) atau keadaan rendah pada Astable (kaki 4).
Hasil:
Frekuensi keluaran pada Q (kaki 10), Q (kaki 11), dan
ferkuensi 2 kali keluaran Q (kaki 13).

124.  Untuk mendapatkan hasil operasi rangkaian digital yang
terpercaya diperlukan pulsa masukan dengan waktu
transisi yang sangat cepat.
 Pada daerah transisi tersebut sangat potensial untuk
terjadinya gangguan ataupun keadaan tidak stabil,
sehingga daerah transisi merupakan daerah yang kritis.
 Salah satu penyelesaiannya adalah dengan
menggunakan komparator.
 Penyelesaian yang lebih praktis dan mudah yaitu
menggunakan IC picu Schmitt, seperti 7413, 7414, dan
40106.

125. Picu Schmitt 7413
Merupakan rangkaian gerbang NAND dengan
mengenakan balikan positif dan dengan ambang
masukan yang berbeda untuk pulsa masukan positif
maupun negatif.
Fungsi:
1. Sebagai penghilang desah (noise) frekuensi tinggi yang
tidak diinginkan.
Ketentuan: Ambang transisi positif: 1,7 volt
Ambang transisi negatif: 0,9 volt
2. Sebagai sumber detak (clock)
Frekuensi keluaran jika dipasang resistor balikan 390
Ω:
f = 2000 , dimana C dalam µF
C

126. IC Pewaktu (Timer) 555
 Merupakan rangkaian gerbang NAND dengan
Karakteristik:
Dapat dikonfigurasi sebagai monostabil dan astabil.
Membutuhkan pembanding tegangan, transistor, dan
resistor.
 Frekuensi keluaran:
f = 1,44
(RA+2RB )C

127.  Akan dirancang suatu sumber detak (gelombang kotak)
dengan frekuensi keluaran 100 kHz dengan
menggunakan IC picuSchmitt 7413.
Jawab:
Berdasarkan persamaan:
f = 0,8
RC
maka, fRC = 0,8
Jika dipilih C = 0,001 µF, R = 8 kΩ.
Jadi, rangkaian terdiri dari:
C = 0,001 µF dan R = 8 kΩ.

128.  Akan dirancang suatu sumber detak (gelombang
kotak) dengan frekuensi keluaran 500 kHz dengan
menggunakan IC picuSchmitt 7413IC-555.
Jawab:
Berdasarkan persamaan:
f = 1,44
(RA+2RB )C
maka, f (R A+2RB )C = 1,44
Jika dipilih C = 0,001 µF, RA+2RB = 2,88 kΩ.
Salah satu pilihan: RA = 1 kΩ dan RB = 0,94 kΩ
Jadi, rangkaian terdiri dari:
C = 0,001 µF; RA = 1 kΩ; dan RB = 0,94 kΩ.

130. Rangkaian digital ada 2 macam :
1. Rangkaian Kombinasional : keadaan keluaran bergantung pada
keadaan masukannya pada saat itu.
Contoh ; rangkaian penjumlah,pembanding,dekoder,dan multiplekser.
2. Rangkaian Sekuensial : keadaan keluaran bergantung pada keadaan
masukan pada saat itu dan juga bergantung
pada keadaan masukan/keluaran sebelumnya.
Contoh ; rangkaian yang di program ( komputer , handphone , dll )
Pada rangkaian sekuensial diperlukan unit pengingat (memori) untuk
menyimpan data yang disebut FLIP-FLOP

131. Definisi flip-flop :
• Unit terkecil rangkaian digital untuk pengingat
• Multivibrator dwistabil ( memiliki dua keadaan stabil )
Flip-flop mempunyai dua keluaran dengan keadaan yang saling
berkebalikan ( komplemen ),masukannya bisa satu atau lebih dari
satu.
Jenis-jenis flip-flop :
1. FLIP-FLOP SET RESET ( FF – SR )
2. FLIP-FLOP TOGGLE ( FF – T )
3. FLIP-FLOP J & K ( FF – JK )
4. FLIP-FLOP DELAY ( FF – D )

133.  Coba kita liad gambarnya
R
S
Q
Q

134. R
S
Q
Q
0
1/ 0
0/
0 1/ 1
0
1
1
0
0
0
/
/ /
1
terlarang

135. R
S
Q
Q
1/ 0
0/
0 1/ 1
0
1
0
0
0
1
/
/ /
11
Karena keluaran pada S adalah sama maka disebut SETING

136. R
S
Q
Q
1
1
1
0
0
0
1
1

137. R
S
Q
Q
1/ 0
1/
0
1
/ 1
1
0
0
0
0
/
/ /
1
1
0
Karena keluaran pada Radalah sama maka disebut RESET

138. R
S
Q
Q
0
0
1
1
1 01
1

139. S R Q Q
1 1 Q- Q- Hold
0 1 0 1 Set
1 0 1 0 Reset
0 0 - - Forbidden

140.  Gambarnya

141. R
S
Q
Q
0
1/ 0
1/
0 0/ 1
0
0
11 10/ /
/ 0

142. R
S
Q
Q
1/ 0
1/
1 0/ 0
0
1
00 0
1/ /
/ 1
1

143. R
S
Q
Q
1/ 0
1/
0 0/ 1
1
1
00 1
1/ /
/ 0
0

144. R
S
Q
Q
1/ 0
1/
1 0/ 0
1
1
00 1
1/ /
/ 0
1

145. A B Q Q
0 0 Q- Q- Hold
0 1 0 1 Set
1 0 1 0 Reset
1 1 - - Forbidden

147. Flip-flop S-R pada dasarnya merupakan piranti asinkron, artinya
tidak beroperasi serempak dengan detak (clock) atau piranti
pewaktu. Bila flip-flop dioperasikan secara serempak dengan
detak (clock), maka flip-flop jenis ini disebut sebagai piranti
sinkron.
Flip-flop S-R berdetak akan beroperasi serempak dengan detak,
dengan kata lain flip-flop tersebut beroperasi secara sinkron.

148. Mode Operasi
Masukan Keluaran
CK S R Q
Tetap 0 0 tidak berubah
Reset 0 1 0 1
Set 1 0 1 0
Terlarang 1 1 1 1

149. Semula pulsa berada pada tegangan GND (ground) atau level rendah
(garis ab), ini disebut logis 0 / pulsa negatif
Pada titik b level pulsa berubah dari rendah ke tinggi. Titik b
menunjukkan ujung positif dari pulsa 1.
Pada garis bc, pulsa berada pada level tinggi. Keadaan ini disebut logis
1 / pulsa positif
Pada titik c, level pulsa berubah dari tinggi ke rendah. Titik c
menunjukkan ujung negatif dari pulsa 1.

150. Untuk memindahkan data dari masukan menuju ke keluaran
pada flip-flop perlu adanya pemacuan.
Jenis-jenis pemacuan (trigger) pada flip-flop:
 Pemacuan ujung positif ( positive – edge – triggered )
 Pemacuan ujung negatif ( negative – edge – triggered )
 Pemacuan pulsa positif
 Pemacuan pulsa negatif

151. Titik S R Q Mode
b 1 0 1 Set
d 0 0 1 Tetap
f 0 1 0 Reset
h 0 0 1 Tetap
j 1 0 1 Set
l 0 0 1 Tetap
n 1 1 1 Larangan
p 1 0 1 Set
flip-flop yang dipacu ujung positif,
pemindahan data dari masukan (R dan S)
menuju ke keluaran (Q dan Q* ) terjadi pada
titik-titik ujung positif pulsa
(mode operasi terjadi pada ujung positif
pulsa), dalam hal ini pada titik-titik:
b, d, f, h, j, l, n, dan p.
Semula Qn = 0, maka pada garis ab setelah
ada clock; Q = 0

152. Titik-titik ujung negatif adalah:
c, e, g, i, k, m, o, q,
semula Qn = 0, maka pada garis ab setelah
ada clock; Q = 0,
untuk titik-titik ujung negatif dapat dilihat pada
daftar berikut.
Titik S R Q Mode
c 1 0 1 Set
e 0 1 0 Reset
g 0 1 0 Reset
i 1 0 1 Set
k 0 1 0 Reset
m 0 0 0 Tetap
o 1 1 1 Larangan
q 1 0 1 Set

153. Bila flip – flop RS dipacu
pulsa positif, pemindahan data
terjadi selama
selang satu pulsa positif.
Pulsa S R Q Mode
1 1 0 1 Set
2 0 0 1 Tetap
3 0 1 0 Reset
4 0 0 0 Tetap
5
1
0
0
0
0
1
1
1
0
Set
Tetap
Reset
6 0 0 0 Tetap
7 1 1 1 Larangan
8 1 0 1 Set

154. Bila flip-flop S-R dipacu
pulsa negatif, pemindahan data
terjadi selama selang satu
pulsa negatif
Pulsa S R Q Mode
1 1 0 1 Set
2 0 0 1 Tetap
3 0 1 0 Reset
4 0 0 0 Tetap
5
1
0
0
0
0
1
1
1
0
Set
Tetap
Reset
6 0 0 0 Tetap
7 1 1 1 Larangan
8 1 0 1 Set

155. Waktu siap tsetup ( setup time )
tsetup adalah waktu minimum bagi kehadiran bit data pada masukan sebelum
tepi sinyal Clk memicu gerbang logika. Jadi data harus berada pada masukan
minimal selama tsetup sebelum pulsa Clock datang.
Waktu tunda propagasi (perambatan) tp
Tp adalah selang waktu yang dibutuhkan untuk memproses data menjadi
keluaran. Jadi untuk memproses data menjadi keluaran dibutuhkan waktu
selama tp.
Waktu tahan thold (hold time)
thold adalah selang waktu minimum yang dibutuhkan oleh bit keluaran untuk
bertahan pada keluaran sesudah tepi sinyal clock memicu gerbang logika.
Jadi bit keluaran harus berada pada keluaran minimal selama thold, sesudah
tepi sinyal clock memicu gerbang logika.

156. Contoh :
Diketahui sebuah flip-flop mempunyai data
tsetup = 10 ns; tp = 4 ns; thold = 8 ns
ini berarti :
Data harus berada pada masukan flip-flop minimal 10 ns sebelum sinyal clock datang.
Saat sinyal clock datang memicu flip-flop, dibutuhkan waktu selama 4 ns untuk
memproses data masukan menjadi data keluaran.
Setelah dihasilkan data keluaran, data ini harus bertahan (berada) pada keluaran
minimal selama 8 ns setelah pulsa clock berlalu.

158. Kelemahan flip flop SR adalah terjadinya keadaan
terlarang dimana melarang kedua input berlogika
1. Untuk menghindari kelemahan ini disusunlah
jenis flip-flop baru yang dikenal sebagai flip-flop
JK. FF-JK dapat disusun dari FF-SR berdetak
dengan konfigurasi susunan seperti di bawah ini
:
S Q
Ck
R Q
K
J
J Q
Ck
K Q
Simbol

159. Tabel Kebenaran untuk FF-JK :
J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

160. Flip flop JK-MS dapat disusun dari FF-JK
sebagai master (majikan) dan FF-SR berdetak
sebagai slave (budak).

161. Tabel Kebenaran untuk FF-JKMS :
J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

163.  Digunakan untuk memori
 Hanya 1 masukan data
 Keluaran mengikuti masukan selama CK aktif:
Qn+1= D
D Q
CK Q
D Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1
Qn
Qn+1

164. 0/1
Qn
Qn+1
1
1/0
0/1
1/0
0/1

166. S Q
R Q
T
T Qn Qn+1
0 0 0
0 1 1
1 0 1
1 1 0
# Flipflop –T merupakan flipflop
berdetak yang bekerja hanya
dengan 1 masukan
# Flipflop-T dapat disusun dari FF-
SR clocked atay FF-JK

167. Pada flip-flop JK, jika J = K = 1 dan Clock = 1 maka Q = togel.
Flip-flop T bekerja sebagai saklar togel.
Dengan demikian flip-flop JK bisa diubah menjadi flip-flop T.
Gambar berikut menunjukkan flip-flop JK yang diubah menjadi flip-flop T,
Simbol flip-flop T, dan tabel kebenarannya dari flip-flop T.
T Q
1 Togel
0 Tetap

168. Q Q+ R S
0 0 x 0
0 1 0 1
1 0 1 0
1 1 0 x
Q Q+ D
0 0 0
0 1 1
1 0 0
1 1 1
Q Q+ J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
Q+= S + RQ
RS= 0
Q+= JQ + KQ
Q Q+ T
0 0 0
0 1 1
1 0 1
1 1 0
Q+= T + Q Q+= D

169. Saludin Muis. 2007. Teknik Digital Dasar
Pendekatan Praktis. Yogyakarta: Graha
Ilmu.
Sumarna. 2012. Elektronika Digital Konsep
Dasar & Aplikasinya. Yogyakarta : Graha
Ilmu.
S. Indriani Lestariningati. Gerbang Logika. Pdf
Slamet Dodik Eko Setyawan. Sistem Digital Gerbang
logika. Universitas Turnojoyo. Ppt
http://afiffadilaeni.wordpress.com/2012/12/26/do
wnload-ppt-materi-elektronika-digital/