Logika kombinasi dalam kemasan IC       Tenia wahyuningrum, MT
Comparator  Logikakombinasi dalam IC     Penjumlah Biner                   Multiplexer              Demultiplexer         ...
Comparator                        Equality               Non             Equality                             Comparator
Non Equality Comparator   Definisi :    Rangkaian Logika yang    memberikan keadaan output tinggi    jika keadaan input-in...
Tabel kebenaranInput Output          Peta Karnough A B    Y               0    1 0 0    0               1    0 0 1    1 1 ...
Bentuk SOP minimumY=AB+ABY(A,B)= ∑(1,2)Bentuk POS minimumY=(A+B)(A+B)Y(A,B)= П(0,3)
Gerbang XOR (IC 7486)Y=A+B Buatlah tabel kebenaran XOR untuk 3 input ! Amatilah, kecuali membentuk fungsi sebagai komparat...
Equality Comparator     Definisi :      Rangkaian Logika yang     memberikan keadaan output     tinggi jika keadaan input-...
Tabel kebenaranInput Output          Peta Karnough A B    Y               1    0 0 0    1               0    1 0 1    0 1 ...
Bentuk SOP minimumY=AB+ABY(A,B)= ∑(0,3)Bentuk POS minimumY=(A+B)(A+B)Y(A,B)= П(1,2)
Gerbang XNOR (IC 74266)Y=A B Buatlah tabel kebenaran XNOR untuk 3 input ! Amatilah, kecuali membentuk fungsi sebagai kompa...
Penjumlah Biner (Adder)                      Half Adder                      Full Adder                      Full Adder   ...
Half AdderDefinisi :  Merupakan rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya (previous carry) pada inputnya.
Input   OutputA    B   S   Cn0    0   0    00    1   1    0   Keterangan :                  A       : Augend (bilangan    ...
Next Carry                       untuk 2+3,Bilangan desimal        Previous                       Carry untuk      Next   ...
Next Carry                     untuk 0+0,Bilangan biner        Previous                     Carry untuk                   ...
Implementasi dan simbol half adder
Perhatikan kembali tabel kebenaran untuk Half  Adder !Output S membentuk fungsi apa? Dan Output Cn  membentuk fungsi apa? ...
Full adderDefinisi :  Merupakan rangkaian penjumlah yang menyertakan bawaan sebelumnya (previous carry) pada inputnya.
Input  OutputA     B Cp S Cn                    0   0   1   00     0 0 0 00     0 1 1 0       0   1   1   10     1 0 1 00 ...
Persamaan outputS=A+B+CpImplementasi XOR dan simbol Full Adder
Implementasi full adder dengan halfadder
Full adder paralelDefinisi : Merupakan rangkaian logika yang melakukan proses penjumlahan data biner n-bit.
• Full Adder Paralel 4-bit dibangun dengan  menempatkan 4 buah full adder 1 bit secara  berjajar.• Selanjutnya, input dan ...
Full Adder Parallel
Operasi penjumlahan pada full adderparalel• Misalkan melakukan penjumlahan bilangan  desimal 3+2, dengan anggapan Input ca...
SM (Sign-magnitude representation)Representasi besaran bertanda-5 (perhatikan tanda -/negatif/minus didepan angka 5)• 5 (d...
-5              Least Significant Bit (LSB)     SM          1101          Most Significant Bit          (MSB) sekaligus se...
S1C (Signed-1’s complementrepresentation)     Representasi komplemen pertama bertanda-5           Di komplemenkan menjadi ...
S2C (Signed-2’s complementrepresentation)    Representasi komplemen kedua bertanda-5           Di komplemenkan menjadi    ...
Penjumlahan dengan bilangan negatif        Jenis        +5               -5    representasi   SM              0101       1...
latihan• Tunjukkan operasi full adder paralel dalam  melakukan operasi aritmetika  – +2+3  – +2-3  – -2+3  – -2-3  Anggap ...
Multiplexer• Merupakan rangkaian logika yang berfungsi  memilih data yang ada pada inputnya untuk  disalurkan ke outputnya...
Tabel kebenaranInput  Output S1 S0   Y 0 0     I0 0 1     I1 1 0     I2 1 1     I3
Multiplexer pada dasarnya adalah rangkaian logika berbentuk AND-OR atau SOP.Berdasarkan tabel kebenarannya, maka dapat d...
Demultiplexer• Merupakan rangkaian logika yang berfungsi menyalurkan  data yang ada pada inputnya ke salah satudari bebera...
Tabel kebenaranPemilih            OutputS1   S0   Y0      Y1   Y2   Y3 0   0     I      0    0    0 0   1     0      I    ...
Demultiplexer pada dasarnya adalah kumpulan gerbang AND.Berdasarkan tabel kebenaran diatas, diperoleh persamaan outputny...
Cobalah untuk mengecek, berapa nilai Y0 Y1 Y2 Y3 untuk S1 S0=01, S1 S0=10, S1 S0=11, apakah hasilnya sudah sesuai dengan ...
Tabel kebenaran      Input                  OutputEnable   Pemilih  I      S1   S0   Y0   Y1        Y2   Y3  1      x    x...
EncoderDefinisi :  Merupakan rangkaian logika yang berfungsi  mengubah data yang ada pada inputnya  menjadi kode-kode bine...
Tabel Kebenaran encoder prioritas 8ke 3 input jenis active high                 INPUT                       OUTPUT 0   1  ...
DecoderDefinisi :  Merupakan rangkaian logika yang berfungsi  mengkode ulang atau mentafsirkan kode-kode  biner yang ada p...
Tabel kebenaranInput              Output B      A   Y0    Y1   Y2   Y3 0      0   1     0    0    0 0      1   0     1    ...
Lengkapi tabel kebenaran decoderBCD ke 7 segmen berikut ini        INPUT                       OUTPUTD   C       B   A   a...
Gambarkan peta karnough untuk output a dan tuliskan persamaannya !
Implementasi logika kombinasidengan multiplexer dan decoder            + VCC            logika 1                          ...
Implementasikan Y=(A+B)(A+C)B menggunakan  multiplexer !
Logika kombinasi dalam kemasan ic 2
Upcoming SlideShare
Loading in …5
×

Logika kombinasi dalam kemasan ic 2

3,940 views

Published on

Published in: Technology, Business
1 Comment
1 Like
Statistics
Notes
No Downloads
Views
Total views
3,940
On SlideShare
0
From Embeds
0
Number of Embeds
141
Actions
Shares
0
Downloads
121
Comments
1
Likes
1
Embeds 0
No embeds

No notes for slide

Logika kombinasi dalam kemasan ic 2

  1. 1. Logika kombinasi dalam kemasan IC Tenia wahyuningrum, MT
  2. 2. Comparator Logikakombinasi dalam IC Penjumlah Biner Multiplexer Demultiplexer Decoder
  3. 3. Comparator Equality Non Equality Comparator
  4. 4. Non Equality Comparator Definisi : Rangkaian Logika yang memberikan keadaan output tinggi jika keadaan input-inputnya berbeda
  5. 5. Tabel kebenaranInput Output Peta Karnough A B Y 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 Minterm terisolasi
  6. 6. Bentuk SOP minimumY=AB+ABY(A,B)= ∑(1,2)Bentuk POS minimumY=(A+B)(A+B)Y(A,B)= П(0,3)
  7. 7. Gerbang XOR (IC 7486)Y=A+B Buatlah tabel kebenaran XOR untuk 3 input ! Amatilah, kecuali membentuk fungsi sebagai komparator, output gerbang XOR juga membentuk fungsi apa?
  8. 8. Equality Comparator Definisi : Rangkaian Logika yang memberikan keadaan output tinggi jika keadaan input- inputnya sama
  9. 9. Tabel kebenaranInput Output Peta Karnough A B Y 1 0 0 0 1 0 1 0 1 0 1 0 0 1 1 1 Minterm terisolasi
  10. 10. Bentuk SOP minimumY=AB+ABY(A,B)= ∑(0,3)Bentuk POS minimumY=(A+B)(A+B)Y(A,B)= П(1,2)
  11. 11. Gerbang XNOR (IC 74266)Y=A B Buatlah tabel kebenaran XNOR untuk 3 input ! Amatilah, kecuali membentuk fungsi sebagai komparator, output gerbang XNOR juga membentuk fungsi apa?
  12. 12. Penjumlah Biner (Adder) Half Adder Full Adder Full Adder Paralel
  13. 13. Half AdderDefinisi : Merupakan rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya (previous carry) pada inputnya.
  14. 14. Input OutputA B S Cn0 0 0 00 1 1 0 Keterangan : A : Augend (bilangan yang dijumlahkan)1 0 1 0 B : Addend (bilangan1 1 0 1 penjumlah) S : Sum (hasil penjumlahan) Cn : Next carry (bawaan berikutnya)
  15. 15. Next Carry untuk 2+3,Bilangan desimal Previous Carry untuk Next 3+8 Carry 1 0 1 untuk 5+7, Previous Carry untuk 2+3 A= 3 2 5 B= 8 3 7 + S= 1 6 2
  16. 16. Next Carry untuk 0+0,Bilangan biner Previous Carry untuk 1+0 Next 0 0 1 Carry untuk 1+1, Previous A= 1 0 1 Carry untuk 0+0 B= 0 0 1 + S= 1 1 0
  17. 17. Implementasi dan simbol half adder
  18. 18. Perhatikan kembali tabel kebenaran untuk Half Adder !Output S membentuk fungsi apa? Dan Output Cn membentuk fungsi apa? S=A+BPersamaan output Half Adder :Persamaan bawaan berikutnya (Next Carry) : Cn = AB
  19. 19. Full adderDefinisi : Merupakan rangkaian penjumlah yang menyertakan bawaan sebelumnya (previous carry) pada inputnya.
  20. 20. Input OutputA B Cp S Cn 0 0 1 00 0 0 0 00 0 1 1 0 0 1 1 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1
  21. 21. Persamaan outputS=A+B+CpImplementasi XOR dan simbol Full Adder
  22. 22. Implementasi full adder dengan halfadder
  23. 23. Full adder paralelDefinisi : Merupakan rangkaian logika yang melakukan proses penjumlahan data biner n-bit.
  24. 24. • Full Adder Paralel 4-bit dibangun dengan menempatkan 4 buah full adder 1 bit secara berjajar.• Selanjutnya, input dan output full adder terbawah ditetapkan sebagai input dan output dengan bobot terkecil atau LSB yaitu A0B0, dan S0• Input Previous Carry (Cp) pada full adder terbawah ditetapkan sebagai input carry (Ci) pada full adder paralel
  25. 25. Full Adder Parallel
  26. 26. Operasi penjumlahan pada full adderparalel• Misalkan melakukan penjumlahan bilangan desimal 3+2, dengan anggapan Input carry (Ci)=0, maka prosesnya adalah : Ci = 0 A = A3A2A1A0 = 0 0 1 1 B = B3B2B1B0 = 0 0 1 0 + S = S3S2S1S0 = 0 1 0 1 Co = = 0
  27. 27. SM (Sign-magnitude representation)Representasi besaran bertanda-5 (perhatikan tanda -/negatif/minus didepan angka 5)• 5 (desimal) dalam bilangan biner adalah 101• Karena menggunakan full adder paralel 4 bit, maka, 1 bit paling kiri menunjukkan sifat bilangannya, negatif/positif.• Bilangan positif, menggunakan angka 0 untuk merepresentasikannya• Angka 1 digunakan untuk merepresentasikan bilangan negatf• Jadi......................
  28. 28. -5 Least Significant Bit (LSB) SM 1101 Most Significant Bit (MSB) sekaligus sebagai sign
  29. 29. S1C (Signed-1’s complementrepresentation) Representasi komplemen pertama bertanda-5 Di komplemenkan menjadi 010 SM 1101 S1C 1010 Most Significant Bit (MSB) sekaligus sebagai sign
  30. 30. S2C (Signed-2’s complementrepresentation) Representasi komplemen kedua bertanda-5 Di komplemenkan menjadi 010 SM 1+ 1101 S2C 1011 Most Significant Bit (MSB) sekaligus sebagai sign
  31. 31. Penjumlahan dengan bilangan negatif Jenis +5 -5 representasi SM 0101 1101 S1C - 1010 S2C - 1011
  32. 32. latihan• Tunjukkan operasi full adder paralel dalam melakukan operasi aritmetika – +2+3 – +2-3 – -2+3 – -2-3 Anggap Ci=0 dan bilangan biner negatif direpresentasikan dalam S2C !
  33. 33. Multiplexer• Merupakan rangkaian logika yang berfungsi memilih data yang ada pada inputnya untuk disalurkan ke outputnya dengan bantuan sinyal pemilih atau sinyal kontrol• Kata multiplexer sering dikemukakan dalam bentuk singkat MUX• Multiplexer disebut juga sebagai pemilih data (data selector).• Jumlah input multiplexer adalah 2n (n=1,2,3...) dengan n merupakan jumlah bit sinyal pemilih.
  34. 34. Tabel kebenaranInput Output S1 S0 Y 0 0 I0 0 1 I1 1 0 I2 1 1 I3
  35. 35. Multiplexer pada dasarnya adalah rangkaian logika berbentuk AND-OR atau SOP.Berdasarkan tabel kebenarannya, maka dapat diperoleh product atau suku persamaan SOP Y=S1 S0 I0 +S1 S0 I1 + S1 S0 I2 +S1 S0 I3 – Berdasarkan persamaan output MUX 4 ke 1 diatas, jelaskan cara kerja multiplexer, jika sinyal pemilihnya S1 S0 =00 ! – Dengan menggunakan cara penurunan yang sama dengan MUX 4 ke 1, tulislah persamaan output untuk MUX 8 ke 1!
  36. 36. Demultiplexer• Merupakan rangkaian logika yang berfungsi menyalurkan data yang ada pada inputnya ke salah satudari beberapa outpuntnya dengan bantuan sinyal pemilih atau sinyal kontrol.• Dalam penyebutannya, demultiplexer sering dikemukakan dalam bentuk singkatanya saja, yaitu DEMUX.• Demultiplexer disebut juga penyalur data (data distributor) dan fungsinya merupakan kebalikan dari fungsi multiplexer.• Jumlah output DEMUX adalah 2n (n=1,2,3...) dengan n merupakan jumlah bit sinyal pemilih.
  37. 37. Tabel kebenaranPemilih OutputS1 S0 Y0 Y1 Y2 Y3 0 0 I 0 0 0 0 1 0 I 0 0 1 0 0 0 I 0 1 1 0 0 0 I
  38. 38. Demultiplexer pada dasarnya adalah kumpulan gerbang AND.Berdasarkan tabel kebenaran diatas, diperoleh persamaan outputnya sbb : Y0=S1 S0 I Y1=S1 S0 I  Y2=S1 S0 I Y3=S1 S0 IUntuk sinyal pemilih S1 S0=00, tuliskan output DEMUX 1 ke 4 !
  39. 39. Cobalah untuk mengecek, berapa nilai Y0 Y1 Y2 Y3 untuk S1 S0=01, S1 S0=10, S1 S0=11, apakah hasilnya sudah sesuai dengan tabel kebenaran?
  40. 40. Tabel kebenaran Input OutputEnable Pemilih I S1 S0 Y0 Y1 Y2 Y3 1 x x 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0
  41. 41. EncoderDefinisi : Merupakan rangkaian logika yang berfungsi mengubah data yang ada pada inputnya menjadi kode-kode biner pada outputnya. Contoh encoder oktal ke biner atau disebut juga encoder 8 ke 3, berfungsi mengubah data bilangan oktal pada inputnya menjadi kode biner 3 bit pada outputnya.
  42. 42. Tabel Kebenaran encoder prioritas 8ke 3 input jenis active high INPUT OUTPUT 0 1 2 3 4 5 6 7 C B A 1 0 0 0 0 0 0 0 0 0 0 X 1 0 0 0 0 0 0 0 0 1 X X 1 0 0 0 0 0 0 1 0 X X X 1 0 0 0 0 0 1 1 X X X X 1 0 0 0 1 0 0 X X X X X 1 0 0 1 0 1 X X X X X X 1 0 1 1 0 X X X X X X X 1 1 1 1
  43. 43. DecoderDefinisi : Merupakan rangkaian logika yang berfungsi mengkode ulang atau mentafsirkan kode-kode biner yang ada pada inputnya menjadi data asli pada outputnya, dan fungsinya merupakan kebalikan dari fungsi encoder. Contoh : decoder 2 ke 4 berfungsi menafsirkan kode-kode biner 2 bit menjadi data asli bilangan desimal 0 sampai dengan 3.
  44. 44. Tabel kebenaranInput Output B A Y0 Y1 Y2 Y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1
  45. 45. Lengkapi tabel kebenaran decoderBCD ke 7 segmen berikut ini INPUT OUTPUTD C B A a b c d e f g tampilan0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 1
  46. 46. Gambarkan peta karnough untuk output a dan tuliskan persamaannya !
  47. 47. Implementasi logika kombinasidengan multiplexer dan decoder + VCC logika 1 Tuliskan persamaan output Y ! 0 1 2 3 4 Mux 8 Ke 1 Y (A, B, C) 5 6 7 Ground logika 0 A B C
  48. 48. Implementasikan Y=(A+B)(A+C)B menggunakan multiplexer !

×