2. Definisi
• Rangkaian Logika dengan nilai output
ditentukan oleh kombinasi logika input
• Tidak ada penyimpanan informasi atau
ketergantungan terhadap nilai sebelumnya
• Adder
• Muktiplekser
• Decoder
• Encoder
3. Adder
Half Adder
Full Adder
Ada 2 jenis rangkaian adder :
: menjumlahkan 1 bit bilangan biner
: menjumlahkan lebih dari 1 bit bilangan biner
Prosedur Desain :
1. Menentukan Spesifikasi Rangkaian
2. Menentukan Algoritma
3. Menentukan Tabel Kebenaran
4. Menentukan Fungsi Keluaran Rangkaian
5. Menentukan Diagram Logika
6. Menguji Hasil Keluaran
4. Half Adder
Unit Penjumlah 1 Bit
0
+ 0
0
(a) 0
+ 1
1
(b) 1
+ 0
1
(c) 1
+ 1
10
(d)
Sum Bit
Carry Bit
Desain rangkaian half adder
(berhubungan dengan prosedur 1 dan 2)
A B Carry Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Tabel Kebenaran :
(prosedur 3)
5. K-Map dari tabel kebenaran :
(prosedur 4)
Carry = AB
0 0
0 1
0 1
0
1
B
A
Sum
A’B
0 1
1 0
0 1
0
1
B
A
Carry
AB’
Sum = AB’ + A’B
Sum = A B
Hasil Realisasi Rangkaian Half Adder :
(prosedur 5)
HA
A
B
S
C
Simbol Half Adder :
(prosedur 6) Uji Hasil Keluaran
6. Full Adder
Tabel Kebenaran Rangkaian Full Adder :
Masukan Keluaran
A B Cin Sum Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
7. K-Map dari tabel kebenaran :
0 1 0 1
1 0 1 0
00 01 11 10
0
1
BCin
A
Sum = (A B) Cin
Sum
0 0 1 0
0 1 1 1
00 01 11 10
0
1
BCin
A
Cout = AB + BCin + ACin
Carry
A
B
Cin
Sum
Cout
FA
A
B
S
C
Simbol Full Adder :
Hasil Realisasi Rangkaian Full Adder :
Cin
10. Multiplexer (MUX)
• Merupakan rangkaian logika yang berfungsi memilih data yang ada pada
inputnya untuk disalurkan ke outputnya dengan bantuan sinyal pemilih atau
sinyal kontrol
• Multiplexer disebut juga sebagai pemilih data (data selector)