1. Praktikum ini melibatkan penggunaan flip-flop R-S, D, dan J-K untuk mempelajari operasinya. Komponen yang digunakan antara lain IC TTL 7473, 7474, modul clock, preset-clear, dan debouncing switch. 2. Hasilnya menunjukkan prinsip kerja masing-masing flip-flop dan tabel kebenarannya. Flip-flop D bekerja dengan menunda data masukan hingga clock, sedangkan JK bisa mengganti output. 3. Modul clock men

1. LAPORAN PRAKTIKUM INSTRUMENTASI DAN KONTROL
BIOSISTEM
Diajukan untuk Memenuhi Tugas Mata Kuliah Instrumentasi dan Kontrol
Biosistem Jurusan Teknik Pertanian Fakultas Teknologi Pertanian Universitas
Jember
Oleh:
Nama : M. Yuwan Kilmi
NIM : 131710201007
Kelas : TEP – A
Acara : IX (Flip – Flop)
Asisten : Ardika Aris Sugianto
LABORATORIUM ENERGI, OTOMATISASI, dan INSTRUMENTASI
PERTANIAN
JURUSAN TEKNIK PERTANIAN
FAKULTAS TEKNOLOGI PERTANIAN
UNIVERSITAS JEMBER
2014

2. BAB 1. METODOLOGI PRAKTIKUM
1.1 Waktu dan Tempat Praktikum
Hari : Sabtu
Tanggal : 17 Mei 2014
Pukul : 07.30 WIB – selesai
Tempat : Laboratorium Instrumentasi Teknik Pertanian FTP Unej
1.2 Alat dan Komponen yang Digunakan
Alat dan komponen yang digunakan dalam praktikum adalah sebagai
berikut.
1) Rangkaian percobaan 1,2, dan 3.
2) Modul debouncing switch, modul clock, dan modul preset clear.
3) IC TTL 7473, 7474.
4) LED.
5) Resistor 1 KΩ.
6) Catu daya DC 5 Volt.

3. 1.3 Prosedur Kerja
Percobaan 1 Flip – Flop R-S
Gambar 1. Rangkaian percobaan 1
S
R
Q
Q
CLK
Mulai
Merangkai percobaan 1, menyambungkan catu daya pada modul debouncing
switch, modul clock, IC 7400
Menyambung input clock flip-flop R-S dengan output modul clock.
Menyambung input A dan B flip-flop R-S dengan output debouncing switch.
Merangkai output Q dan negasi Q flip-flop dengan merangkai rangkaian
keluaran LED seperti pada acara 3.
Menghidupkan catu daya dan mengoperasikan saklar modul debouncing
switch (LED hidup = 1, LED mati = 0).
Dengan menyetting R dan S untuk nilai yang ada pada tabel 2,
mengoperasikan pulsa clock untuk setiap perubahan masukan. Mengamati
hasil nilai Q sebelum pulsa clock – LED padam – (Qn) dan sesudah pulsa
clock – LED clock hidup – (Qn+1).
Selesai

4. Percobaan 2 Flip – Flop R-S
Gambar 2. Rangkaian percobaan 2
1 2
1CLR 1D 1 CK 1 PR 1Q 1Q GND
3 4 5 6 7
Q
QCLR
CK
D
CLR
CK
PR
PR
Q
QD
14
2CLR 2D 2 CK 2 PR 2Q 2QVcc
13 12 11 10 9 8
Mulai
Merangkai percobaan 2, menyambungkan catu daya pada modul debouncing
switch, modul clock, IC 7474
Menyambung input clock flip-flop D dengan output modul clock.
Menyambung input A dan B flip-flop D dengan output debouncing switch.
Merangkai output Q dan negasi Q flip-flop dengan merangkai rangkaian
keluaran LED seperti pada acara 3.
Menghidupkan catu daya dan mengoperasikan saklar modul debouncing
switch (LED hidup = 1, LED mati = 0).
Dengan menyetting D untuk nilai yang ada pada tabel 3, mengoperasikan
pulsa clock untuk setiap perubahan masukan. Mengamati hasil nilai Q
sebelum pulsa clock – LED padam – (Qn) dan sesudah pulsa clock – LED
clock hidup – (Qn+1).
Selesai

5. Percobaan 3 Flip – Flop J-K
Gambar 3. Rangkaian percobaan 3
1 2 3 4 5 6 7
Vcc
14
GND
13 12 11 10 9 8
1CK 1 Clr 1K 2CK 2 Clr 2J
1J 1Q 1Q 2K 2Q 2Q
CLR
J K
Q Q
CK
CLR
J K
Q Q
CK
Mulai
Merangkai percobaan 3, menyambungkan catu daya pada modul debouncing
switch, modul clock, IC 7473
Menyambung input clock flip-flop J-K dengan output modul clock.
Menyambung input A dan B flip-flop J-K dengan output debouncing switch.
Merangkai output Q dan negasi Q flip-flop dengan merangkai rangkaian
keluaran LED seperti pada acara 3.
Menghidupkan catu daya dan mengoperasikan saklar modul debouncing
switch (LED hidup = 1, LED mati = 0).
Dengan menyetting J dan K untuk nilai yang ada pada tabel 3,
mengoperasikan pulsa clock untuk setiap perubahan masukan. Mengamati
hasil nilai Q sebelum pulsa clock – LED padam – (Qn) dan sesudah pulsa
clock – LED clock hidup – (Qn+1).
Selesai

6. BAB 2. HASIL DAN PEMBAHASAN
2.1 Flip-Flop
Flip-flop merupakan rangkaian utama dalam logika sekuensial. Counter,
register serta rangkaian sekuensial lain disusun dengan menggunakan flip-flop
sebagai komponen utama. Flip-flop adalah rangkaian yang mempunyai fungsi
pengingat (memory). Artinya rangkaian ini mampu melakukan proses
penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya.
Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan
yang diberikan. Rangkaian flip – flop merupakan rangkaian bistabil yang dapat
menghasilkan kondisi logika 0 dan 1 pada keluarannya. Kapasitas dari rangkaian
flip flop adalah 1 bit. Selama salah satu dayanya masih terpasang maka
memorinya akan bertahan.
2.2 Macam – Macam Flip – Flop
2.2.1 Flip-flop RS
Flip-flop R-S adalah rangkaian dasar dari semua jenis flip-flop yang ada.
Flip-flop RS disusun dari dua buah gerbang NAND 2 masukan. Dua masukan
flip-flop ini adalah S (set) dan R (reset), serta dua keluarannya adalah Q dan Q’.
Kondisi keluaran akan tetap ketika kedua masukan R dan S berlogika 0.
Sedangkan pada kondisi masukan R dan S berlogika 1 maka kedua keluaran akan
berlogika 1, hal ini sangat dihindari karena bila kondisi masukan diubah menjadi
berlogika 0 kondisi kelurannya tidak dapat diprediksi (bisa 1 atau 0). Keadaan ini
disebut kondisi terlarang.
Gambar 4. Rangkaian Percobaan Flip-Flop R-S beserta simbolnya
Q
Q
SET
CLR
S
R
S
R
Q
Q

7. Gambar 5. Rangkaian internal flip flop R-S
Tabel kebenaran dari flip – flop R-S
Berdasarkan tabel diatas, pada saat S dan R bernilai 0 atau dapat dikatakan
bahwa lampu S dan R dalam keadaan mati maka akan terjadi keadaan larangan
yaitu keluaran pada Q yang bernilai 1. Hal tersebut, berarti bahwasanya pada saat
keadaan tersebut nilai kedua keluaran menjadi tinggi.
Pada saat S bernilai 0 dan R bernilai 1 maka akan mempengaruhi pada
nilai keluaran Q yaitu 1 yang berarti pada lampu Q akan menyala. Hal tersebut
dinamakan keadaan set, yaitu keadaan dimana logika 0 mengaktifkan masukan S
dan menset keluaran Q normal menjadi 1. Logika 0 pada gerbang NAND yang
pertama akan membangkitkan 1 pada keluaran.lalu keluaran ini diumpankan lagi
ke gerbang NAND yang ke 2. Dengan dua masukan 1 pada gebang yang ke 2,
akan mendorong keluaran Q menjadi 0.

8. 2.2.2 Flip-flop RS dengan clock
Flip – flop R-S dengan clock merupakan rangkaian dasar dari flip – flop
yaitu R-S yang terdiri atas 2 gerbang NAND dan menambah beberapa gerbang
pada bagian inputnya, flip-flop tersebut hanya dapat merespon input selama
terdapat clock pulsa. Output dari flip-flop tidak akan berubah selama clock
pulsanya 0 meskipun terjadi perubahan pada inputnya. Output flip-flop hanya
akan berubah sesuai dengan perubahan inputnya jika clock pulsa bernilai 1.
Gambar 6. Rangkaian Percobaan Flip-Flop R-S dengan clock beserta simbolnya
Tabel kebenaran dari flip – flop R-S dengan clock
Berdasarkan tabel tersebut, pada saat clock = 1, nilai S dan R sama-sama
bernilai 0. Sedangkan pada keluaran Q tidak terjadi perubahan. Jika pada clock, S,
dan R sama-sama memiliki nilai 1 maka akan terjadi keadaan larangan. Karena
pada saat keadaan tersebut nilai keluaran akan tinggi. Pada saat clock = 1, S = 1,
dan R = 0 maka keluaran Q akan diatur atau direset oleh clock untuk memiliki
nilai 1.
2.2.3 Flip-flop D
Flip-flop D dapat disusun dari flip-flop S-R yang ditambah dengan suatu
inventer pada reset inputnya. Sifatnya bila input D (Data) dan pulsa clock berlogik
S
R
Q
Q
CLK
Q
Q
SET
CLR
S
R
CLK

9. 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-
flop akan berada pada keadaan reset atau output Q berlogik 0. Flip-flop D hanya
memiliki input data tunggal (D) dan input detak (CK). Flip-flop D sering kali
disebut juga sebagai flip-flop tunda. Nama ini menggambarkan operasi unit ini.
Apapun bentuk input pada input data (D), input tersebut akan tertunda selama satu
pulsa detak untuk mencapai output normal (Q). Data dipindahkan ke output pada
transisi detak Low ke High. Flip – flop D juga merupakan modifikasi dari RS flip-
flop memakai clock. Input D disalurkan secara langsung ke S.
Gambar 7. Contoh rangkaian Flip-flop D beserta simbolnya
2.2.4 Flip-flop D dengan preset dan clear
Preset dan Clear adalah dua buah jalur yang ditambahkan pada flip-flop
tanpa harus menunggu detak. Pengaktifan Preset menyebabkan nilai flip-flop
berubah langsung menjadi 1, apapun kondisi sebelumnya. Pengaktifan
Clear menyebabkan nilai flip-flop berubah langsung menjadi 0. Nilai Preset dan
Clear tidak boleh sama-sama rendah karena akan menyebabkan kondisi pacu. Bila
Preset bernilai 0 dan Clear bernilai 1, maka isi flip-flop akan di-reset. Sebaliknya
jika Preset bernilai 1 dan Clear bernilai 0 maka isi flip-flop akan di-set.
S
R
Q
Q
CLK
D
Q
Q
SET
CLR
D
CLK

10. Gambar 8. Rangkaian dan simbol dari D Flip flop dengan preset dan clear
2.2.5 Flip-flop JK
Flip-flop ini dapat dianggap sebagai flip-flop universal, karena flip-flop
jenis lain dapat dibuat dari flip-flop JK. Simbol logika terbagi tiga input sinkron
(J, K dan CK). Input J dan K merupakan input data, dan input clock memindahkan
data dari input ke output. Diperlukan keseluruhan pulsa (bukan sekedar tansisi
low ke high atau high ke low saja) untuk memindahkan data dari input ke output.
IC yang digunakan dalam JK flip-flop adalah IC 7400.
Dua sifat unik dari flip-flop JK adalah:
1. Jika kedua data input pada keadaan nol, tidak akan terjadi perubahan pada
output meskipun diberikan sinyal clock (output tetap).
2. Jika kedua data input pada keadaan satu, pada tiap pulsa clock data output akan
berubah dari sebelumnya (komplemen dari data sebelumnya).
Gambar 9. Rangkaian dan simbol dari Flip flop JK
Clear
Preset
CK
D
Q
Q

11. Tabel Kebenaran Flip-flop J-K:
Keterangan :
0 = rendah
1 = tinggi
↑ = clock dari rendah ke tinggi
↓ = clock dari tinggi ke rendah
togel = kedaan berlawanan dari output sebelumnya
Bila input J=1 K=0 maka akan menghasilkan output Q=1 dan keadaan Set.
Bila input J=0 K=1 maka akan menghasilkan output Q=0 dan keadaan Reset. Bila
Input J=0 K=0 maka akan menghasilkan output dan keadaan seperti sebelumnya.
Bila Input J=1 K=1 maka akan menghasilkan Toggle output yaitu kebalikan dari
output sebelumnya.
2.2.6 Flip-flop JK dengan preset dan clear
Seperti rangkaian pada Flip-flop J-K, hanya saja flip-flop J-K dengan
preset dan clear ini, ditambah dengan inputan atau masukan berupa preset dan
inputan clear. Flip-flop J-K dengan Preset & Clear ini menggunakan IC 7476.
Gambar 10. Simbol dari Flip – Flop J-K
Mode
Operasi
Masukan Keluaran Pengaruh pada Q
CL J K Q Q
Tetap ↑ 0 0 Qo Qo Tidak berubah / tidak dibuka
Reset ↑ 0 1 0 1 Reset atau diclearkan menjadi 0
Set ↑ 1 0 1 0 Set menjadi 1
Togel ↑ 1 1 Togel Bentuk menjadi keadaan
berlawanan

12. Tabel Kebenaran Flip – Flop J-K Preset Clear
2.3 Modul Clock, Modul Preset-Clear, Dan Modul Debouceless Switch
a. Module Clock
Module ini sebenarnya termasuk bagian dari module O&M. Fungsi
module ini adalah sebagai module yang men-generate dan mendistribusikan clock.
Dimana module clock diperlukan saat timmer yang dibangun dari IC NE 555
bekerja sebagai clock.
Mode Operasi Masukan Keluaran
Asinkron Sinkron
Pre Clr Clk J K Q Q
Asynchronous set 0 1 x x x 1 0
Asynchronous reset 1 0 x x x 0 1
Prohibited/larangan 0 0 x x x 1 1
Hold 1 1 ↑ 0 0 Tak berubah
Reset 1 1 ↑ 0 1 0 1
Set 1 1 ↑ 1 0 1 0
Toggle 1 1 ↑ 1 1 Terbalik

13. Gnd +
ClearPreset
Gambar 2. Modul Clock
b. Modul Preset-clear
Selain modul clock juga ada modul preset-clear yang diperlukan untuk
melakukan preset dan clear terhadap flip-flop. Masukan preset 0 akan merubah Q
menjadi 1 sedangkan masukan clear 0 akan mereset Q menjadi 0.
Gambar 3. Modul Preset-Clear
c. Modul Debounceless Switch
Debouceless switch merupakan rangkaian yang terdiri dari saklar, lampu
LED clock, Debouceless switch berfungsi sebagai input pada rangkaian flip flop
Gnd
Output
+

14. 2.4 Kegunaan Rangkaian Flip-Flop Dalam Kehidupan Sehari-hari
Manfaat atau kegunaan dari rangkaian flip – flop dalam kehidupan sehari
– hari adalah sebagai lampu lalu lintas (traffic light), diganakan sebagai lampu
untuk perayaan natal, digunakan sebagai lampu pesta, lampu riting pada
kendaraan bermotor baik sepeda motor maupun mobil, digunakan pada jam
digital, digunakan pada prinsi kerja lampu LED, dan lain sebagainya. Berikut
beberapa penjelasan mengenai fungsi dari flip – flop dalam kehidupan sehari –
hari.
A. Multiplex
Multiplexer merupakan rangkaian logika yang berfungsi memilih data
yang ada pada input-nya untuk disalurkan ke output-nya dengan bantuan sinyal
pemilih atau selektor. Multiplexer disebut juga sebagai pemilih data (data
selector). Multiplexer adalah rangkaian yang memiliki fungsi untuk memilih dari
2n bit data input ke satu tujuan output.
B. Priority Encoder
Sebuah Priority encoder adalah rangkaian encoder yang mempunyai
fungsi prioritas. Operasi dari rangkaian priority encoder adalah sebagai berikut,
jika ada dua atau lebih input bernilai 1 pada saat yang sama, maka input yang
mempunyai prioritas tertinggi yang akan diambil. Kondisi x adalah kondisi don`t
care, yang menyatakan nilai input bisa 1 atau 0.
C. Decoder
Decoder adalah rangkaian kombinasional logika dengan n-masukan dan
2n keluaran yang berfungsi mengaktifkan 2n keluaran untuk setiap pola masukan
yang berbeda-beda. Hanya satuoutput decoder yang aktif pada saat diberi
suatu input n-bit. Sebuah decoder biasanya dilengkapi dengan sebuah input
enable low sehingga rangkaian ini bisa di on-off-kan untuk tujuan tertentu.
Fungsi enable untuk meng-aktif-kan atau men-tidak-aktif-kan keluarannya.
D. Sebagai lampu lalu lintas
Pada gambar diatas terlihat ada sumber clock, IC flip-flop, gerbang AND
dan lampu Led, disini sumber clock dapat kita dapatkan dengan menggunakan IC

15. timer 555, dengan rangkaian asatable IC 555, lalu tipe IC flip-flop yang
digunakan ialah IC 7474 yang bertipe D-FF(delay fip-flop), gerbang logika AND
dapat kita dapatkan pada IC 7408, lampu merah kita susun dari lampu led biasa.
E. Sebagai jam digital
Pada simulasi EWB digunakan gerbang AND biasa untuk
menyederhanakan rangkaian simulasi, namun pada prakteknya dapatdigunakan IC
7408 yaitu empat rangkap gerbang AND dengan dua input.
2.5 Hasil percobaan sesuai modul
Tabel 1. Flip-Flop RS dengan Clock
No Clock S R Q Q'
0 1 0 1 0
1 1 1 0 1 0
0 1 1 1 0
2 1 1 1 1 1
0 0 1 1 1
3 1 0 1 0 1
0 0 0 0 1
4 1 0 0 0 1
0 1 0 0 1
5 1 1 0 1 0
0 0 0 1 0
6 1 0 0 1 0
0 0 1 1 0
7 1 0 1 0 1

16. Hubungan antara Q dan Q’ pada percobaan flip – flop R-S berdasarkan
data pada tabel diatas adalah nilai Q selalu berlawanan dengan nilai Q’ walaupun
pada pengulangan yang kedua terdapat nilai yang sama yaitu 1 dan artinya kedua
lampu tersebut menyala. Jika Q bernilai 1 maka lampu akan menyala sedangkan
jika Q’ bernilai 0 maka lampu akan mati, begitu pula sebaliknya. Pada saat pulsa
clock berlogika atau bernilai 0, maka perubahan logika pada input R dan S tidak
akan mengakibatkan perubahan pada output Q dan Q’. Akan tetapi apabila pulsa
clock berlogika 1, maka perubahan pada input R dan S dapat mengakibatkan
perubahan pada output Q dan Q’.
Diagram Waktu
Tabel 2. Flip-Flop D dengan Preset-Clear
No Clock D Preset Clear Q Q'
0 1 1 0 0 1
0 0 1 0 1
8 1 0 1 0 1
0 0 1 0 1

17. 1 1 1 1 0 0 1
0 1 0 0 1 1
2 1 1 0 0 1 1
0 0 0 1 1 0
3 1 0 0 1 1 0
0 0 1 1 1 0
4 1 0 1 1 0 1
0 1 1 1 0 1
5 1 1 1 1 1 0
0 1 1 0 0 1
6 1 1 1 0 0 1
0 0 0 0 1 1
7 1 0 0 0 1 1
0 0 0 0 1 1
8 1 0 0 0 1 1
0 0 0 0 1 1
Hubungan antara Q dan Q’ pada percobaan flip – flop D berdasarkan data
pada tabel diatas adalah nilai Q selalu berlawanan dengan nilai Q’ walaupun pada
pengulangan yang kedua terdapat nilai yang sama yaitu 1 dan artinya kedua lampu
tersebut menyala. Jika Q bernilai 1 maka lampu akan menyala sedangkan jika Q’
bernilai 0 maka lampu akan mati, begitu pula sebaliknya. Pada saat pulsa clock
berlogika atau bernilai 0, maka perubahan logika pada input D tidak akan
mengakibatkan perubahan pada output Q dan Q’. Akan tetapi apabila pulsa clock
berlogika 1, maka perubahan pada input D dapat mengakibatkan perubahan pada
output Q dan Q’.

18. Diagram Waktu
Tabel 3. Flip-Flop JK dengan Clear
No Clock J K Clear Q Q'
0 1 0 1 1 0
1 1 1 0 1 1 0
0 1 1 1 1 0
2 1 1 1 1 1 0
0 0 1 1 0 1
3 1 0 1 1 0 1
0 0 0 1 0 1
4 1 0 0 1 0 1
0 1 1 1 0 1
5 1 1 1 1 0 1
0 1 0 1 1 0

19. Hubungan antara Q dan Q’ pada percobaan flip – flop J-K berdasarkan
data pada tabel diatas adalah nilai Q selalu menunjukkan nilai yang bergantian
dengan Q’. Jika Q bernilai 1 maka lampu akan menyala sedangkan jika Q’
bernilai 0 maka lampu akan mati, begitu pula sebaliknya. Pada saat pulsa clock
berlogika atau bernilai 0, maka perubahan logika pada input J dan K tidak akan
mengakibatkan perubahan pada output Q dan Q’. Akan tetapi apabila pulsa clock
berlogika 1, maka perubahan pada input J dan K dapat mengakibatkan perubahan
pada output Q dan Q’.
Diagram Waktu
6 1 1 0 1 1 0
0 1 0 0 0 1
7 1 1 0 0 0 1
0 1 1 0 0 1
8 1 1 1 0 0 1
0 0 0 0 0 1
9 1 0 0 0 0 1
0 0 0 0 0 1

20. BAB 3. KESIMPULAN
Berdasarkan hasil dan pembahasan diatas, maka dapat ditarik beberapa
kesimpulan diantaranya sebagai berikut.
1) Rangkain Flip – flop merupakan rangkaian logika yang bersifat sekuensial.
2) Macam – macam flip – flop yaitu :
a. Flip-flop RS
b. Flip-flop RS dengan clock (dst)
c. Flip-flop D (dst)
d. Flip-flop D dengan preset dan clear (dst)
e. Flip-flop JK (dst)
f. Flip-flop JK dengan preset dan clear (dst)
3) Manfaat dari penggunaan rangkaian flip-flop dalam kehidupan sehari-hari
adalah sebagai lampu lalu lintas, sebagai lampu sein atau lampu riting pada
kendaraan bermotor, sebagai lampu pesta dan sebagai lampu natal.

21. DAFTAR PUSTAKA
Arifin, S. 2012. Makalah Komponen Elektronika (Rangkaian Flip – Flop Lampu
Merah. http://www.scribd.com/doc/26662705/Rangkaian-Elektronika-
Lampu-Flip-Flop. [22 Mei 2014].
Elektronika Dasar. 2013. Rangkaian Flip – Flop.
http://elektronikadasar.info/rangkaian-flip-flop.html. [23 Mei 2014].
Firmansyah, S. 2005. Elektronika Digital Dan Mikroprosesor. Andi : Yogyakarta.
Tokheim, R.L. 1990. Elektronika Digital. Edisi Kedua. Erlangga : Jakarta.
Universitas Sumatra Utara. Tanpa Tahun. Flip – Flop.
http://ocw.usu.ac.id/course/download/4190000007-dasar-teknik -
digital/tke_113_handout_flip-flop.pdf. [22 Mei 2014].
Universitas Yogyakarta. Tanpa Tahun. Bab VII Flip – Flops.
http://staff.uny.ac.id/sites/default/files/Flip-Flop.pdf. [22 Mei 2014].