SR flip-flop adalah rangkaian logika sekuensial yang dapat menyimpan satu bit data dan mempertahankannya meski sinyal masuk berubah. Terdiri dari gerbang NAND dan NOR, SR flip-flop dapat disetel dan direset untuk menghasilkan keluaran logika Q dan not-Q. Eksperimen menunjukkan keluaran SR flip-flop bergantung pada kombinasi input S dan R serta sinyal clock.

1. 1. Pendahuluan
Flip-flop adalah nama umum yang digunakan untuk rangkaian sekuensial yang terdiri dari
beberapa gerbang logika yang menyimpan nilai dan dapat diakses melalui jalur keluarannya. Nilai yang
terdapat dalam flip-flop akan tersimpan walapun sinyal masukkannya tidak aktif. Flip-flop memiliki 2
nilai keluaran yang satu sama lain nilainya berkebalikan. Keluarannya ditandai dengan Q dan Q’ atau
symbol lainnya. Rangkaian ini banyak digunakan untuk tempat menyimpan data digital dan
mentransfernya. Kombinasi beberapa flip-flop membentuk satu fungsi khusus dinamakan register.
2. Teori Dasar
Flip-flopmerupakansuatumemoridengankapasitas1bit.Selamacatudaya-nyaterpasangmaka memorinya
akan bertahan. Dalam penerapannya, memori yang terkandung dalam flip-
f lop d ap a t d iu b a h d e n g a n m em be r ika n c loc k p a da m as uk a n n ya . F lip-
f lop d is us u n d ar i rangkaian dasar yang berupa latch yaitu latch SR. Latch jenis ini dapat dibentuk
dari gerbang NAND dan gerbang NOR. Pemahaman terhadap rangkaian flip-flop (FF) ini sangat penting
karena flip-
flop dapat menyimpan data, mengingat informasi (memori) dan menghitung.Keadaankeluaran
flip-flop bisa berada dalam kedaan tinggi (1) atau keadaan rendah (0), untuk selang waktu yang
dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu pemicu.
Ada beberapa jenis flip-flop ditinjau dari beberapa aspek:
a. Ditinjau dari cara kerjanya:
1. SR flip-flop
2. D flip-flop
3. JK flip-flop
4. T flip-flop
b. Ditinjau dari cara pengaturannya:
1. Non clocked flip-flop
2. Clock flip-flop
c. Ditinjau dari jenis pulsa yang mengatur:
1. Pulse triggered flip-flop
2. Edge triggered flip-flop
Gambar. 1 Rangkaian SR NAND Latch

2. 3. Percobaan dan Hasil
Gambar. 2 Percobaan Rangkaian SR Flip-flop dengan Clock
Tabel Data Percobaan SR Flip-flop dengan Clock
No.
I n p u t O u t p u t
Keterangan
S R Clock Q Q’
1 0 0 0 0 1 Kondisi awal
2 0 0 1 0 1 Kondisi awal
3 0 1 0 0 1 -
4 0 1 1 0 1 -
5 1 0 0 1 0 -
6 1 0 1 1 0 -
7 1 1 0 - - Tidak tentu
8 1 1 1 1 1 -

3. 4. Analisis Data
Ketika masukkan flip-flop SR masing-masing bernilai 00 maka keluaran flip-flop tidak berubah,
meskipun masukkan clock bernilai 0 atauS clock bernilai 1.
Apabila masukkan flip-flop Set bernilai 0 dan Reset bernilai 1, maka pada gerbang NAND A
akan mengoperasikan masukkan set 0 dengan masukkan clock yang selalu berubah antara 0 dan 1,
hal ini tentunya akan menghasilkan keluaran yang selalu bernilai 1. Sedangkan pada gerbang NAND
B, masukkan Reset bernilai 1 diNANDkan dengan masukkan clock yang selalu berubah antara 0 dan
1, ketika clock bernilai 1 maka keluaran gerbang NAND B bernilai 0, ketika clock bernilai 0 maka
keluaran gerbang NAND B bernilai 1. Selanjutnya pada gerbang NAND C, kedua masukkan bernilai
11, masukkan pertama berasal dari keluaran gerbang NAND A sedangkan masukkan kedua berasal
dari keluaran gerbang NAND D yang bernilai 1. Hal ini yang menyebabkan keluaran Q menjadi 0 dan
Q’ menjadi 1.
Jika masukkan flip-flop Set bernilai 1 dan Reset bernilai 0, maka pada gerbang NAND A akan
mengoperasikan masukkan set 1 dengan masukkan clock yang selalu berubah antara 1 dan 0. Ketika
clock bernilai 1 maka keluaran gerbang NAND A akan bernilai 0 dan ketika clock bernilai 0 maka
keluaran gerbang NAND A akan bernilai 1. Sedangkan pada gerbang NAND B, keluarannya selalu
bernilai 1 karena salah satu dari masukkannya adalah 0 yaitu masukkan Resetnya yang bernilai 0
sehingga meskipun clocknya selalu berubah-ubah tetap tidak merubah keluaran gerbang tersebut.
Selanjutnya pada gerbang NAND C, masukkannya terdiri atas keluaran dari gerbang NAND A dan
keluaran dari gerbang NAND B, keluaran dari gerbang NAND B selalu berubah-ubah antara 0 dan 1,
meskipun demikian gerbang NAND C tetap menghasilkan output 1 karena masukkan dari keluaran
gerbang D bernilai 0. Ini sebabnya sehingga keluaran Q menjadi 1 dan Q’ menjadi 0.
Lain halnya dengan ketika masukkan flip-flop bernilai 11. Apabila clocknya bernilai 1 maka
keluaran Q bernilai 1 dan Q’ bernilai 1, sedangkan ketika clocknya bernilai 0, maka kondisi Q dan Q’
tidak tentu.
5. Kesimpulan
 SR flip-flop dapat dibangun dengan menggunakan 2 jenis gerbang dasar, yaitu gerbang NAND
dan gerbang NOR.
 SR flip-flop merupakan rangkaian dasar dari flip-flop lainya. Pengembangan flip-flop D, JK, dan
T memodifikasi rangkaian flip-flop SR.
 Apabila masukkan SR flip-flop bernilai 00 maka keluarannya tidak akan berubah.
 Apabila masukkan SR flip-flop bernilai 01 maka keluarannya akan bernilai 01, apapun kondisi
sebelumnya.
 Apabila masukkan SR flip-flop bernilai 10 maka keluarannya akan bernilai 10, apapun kondisi
sebelumnya.

4.  Apabila masukkan SR flip-flop bernilai 11 maka keluarannya ada 2 kondisi, kondisi pertama
apabila clock bernilai 1 maka keluarannya akan bernilai 11, sedangkan kondisi kedua adalah
apabila clock bernilai 0 maka keluaran flip-flop akan berada dalam kondisi tak tentu.
 Jika keluaran Q bernilai 0, maka kondisi ini akan membuat flip-flop reset, sedangkan apabila
keluaran Q bernilai 1 maka kondisi ini akan membuat flip-flop Set.

5. LAPORAN PRAKTIKUM
Virtual Lab
“www.indiabix.com/electronics-circuit”
“Rangkaian SR Flip-flop dengan Clock”
Oleh:
NASARUDIN WAULAT
NIM : 13010310010
SEKOLAH TINGGI KEGURUAN DAN ILMU PENDIDIKAN SURYA
KABUPATEN TANGERANG
PROVINSI BANTEN
2015