Laporan Modulo Counter

1. LAPORAN PRAKTIKUM
ELEKTRONIKA DIGITAL
COUNTER MODULO DENGAN SET DAN RESET
Disusun oleh:
Kurniawan Suganda (141344016)
Kelompok: 5
Kelas: 1- TNK - 1
Tanggal Praktikum: 27-3-2015
Tanggal Pengumpulan: 10-4-2015
TEKNIK TELEKOMUNIKASI
POLITEKNIK NEGERI BANDUNG

2. I. TUJUAN
- Memahami fungsi input Clear dan Preset dan pengaruhnya terhadap Flip-Flop.
- Memahami fungsi Gerbang AND dan OR pada rangkaian Counter Modulo.
- Merealisasikan di atas Protoboard, Skema Lengkap dari Rangkaian Up/Down Binary
Counter Modulo dengan menggunakan JK Flip-Flop dan D Flip-Flop
- Membuat Tabel Kebenaran dari Realisasi Rangkaian Up/Down Binary Counter
Modulo dengan menggunakan JK Flip-Flop dan D Flip-Flop.
- Membandingkan kedua Tabel Kebenaran Teori dan Praktikum.
II. LANDASAN TEORI
Rangkaian dasar Up-Counter
Rangkaian Counter dapat dibentuk dengan menggabungkan sejumlah Flip Flop.
Misalkan menggunakan JK-FF yaitu dengan cara menghubungkan input J dan K ke VCC,
sedangkan output Q dihubungkan dengan input Clock JK flip-Flop berikutnya ( lihat
gambar berikut )
Bentuk Gelombang Output Up-Counter

3. Penjelasan
Pada transisi clock 0, output Q0 togle, yaitu berubah dari kondisi awalnya nol
menjadi satu. Pada transisi clock 1, output Q0 togle kembali yatu berubah dari kondisi
output 1 menjadi nol, demikian seterusnya untuk transisi clock berikutnya.
FF kedua mendapat pulsa clock dari output Q0, sehingga output Q1 akan
merespons setiap transisi clock. Yaitu pada transisi clock ke1 output Q1 togle yaitu
berubah dari kondisi output sebelumnya 0 menjadi 1, kemudian pada transisi clock ke 3
output Q1 mengalami perubahan dari 1 menjadi 0
FF ketiga mendapat pulsa clock dari ouput Q1, sehingga output Q2 akan
merespon setiap transisi negative input dari FF ke dua. Yaitu pada transisi clock ke 3
output Q2 togle yaitu berubah dari 0 ke 1, demikian seterusnya pada transisi clock ke 7
output Q2 berubah kembali dari 1 menjadi 0
FF ke empat mendapat pulsa clock dari ouput Q2, sehingga output Q3 akan
merespon setiap transisi negative input dari FF ke tiga. Yaitu pada transisi clock ke 7
output Q3 togle yaitu berubah dari 0 ke 1, demikian seterusnya pada transisi clock ke 14
output Q3 berubah kembali dari 1 menjadi 0. Seterusnya dapat dibuat dalam bentuk truth
table berikut
Rangkaian Down Counter dengan JK Flip Flop
Perbedaan antara rangkaian Down counter dengan Up Counter yaitu pada
hubungan output Q dan Q´ , pada rangkaian down counter yang terhubung dengan input
clock berikutnya adalah Q´, sedangkan pada rangkaian Up Counter adalah Q yang
dihubungkan dengan input Clock Flip-Flop berikutnya. Dengan menggunakan IC 7473
dapat dilihat hubungan antara pin untuk rangkaian 4 bit, karena satu IC 74 73 terdapat
dua buah JK FF.

4. S
D
CP
R
Q
_
Q
U1A
Analisa Output Rangkaian Down Counter
Terlihat pada gambar pada transisi clock input ( T0 ) ouput Q0 = 1, Q1 = 1, Q2 =1
kemudian transisi clock (T1) output Q0 = 0, Q1 = 1, Q2 = 1, demikian seterusnya, pada
periode (T2), output Q0 = 1, Q1 = 0, Q2 = 1. Jika diperlihatkan dalam bentuk truth
table , maka dapat dilihat sebagai berikut
Fungsi Preset dan Clear
Pada Flip-Flop seperti sudah dijelaskan di atas terdapat 2 Input Asinkron yaitu Preset
dan Clear, Preset dan Clear ini memiliki prioritas yang tinggi pada Flip-Flop. Jadi, saat
salah satu dari kedua input itu aktif input lainnya akan tidak berpengaruh. Jika
dianalogikan Input Preset dan Clear adalah Komandan, sehingga setiap perkataannya
akan dilaksanakan dan tidak mungkin dibantah. Perlu diketahui bahwa Input Preset dan
Clear merupakan active low, atau akan aktif ketika diberikan logika 0.
a. Preset / Set
Preset / Set adalah merupakan suatu input yang akan memberikan logika 1 pada output Q
Flip-Flop. Pada saat Inpu Preset / Set aktif, maka output pasti akan bernilai 1 dan input
yang lain, seperti D, ataupun J dan K tidak akan berpengaruh.
b. Clear / Reset
Clear / Reset adalah merupakan suatu input yang akan memberikan logika 0 pada output
Q Flip-Flop. Pada saat Input Clear / Reset aktif, maka output pasti akan bernilai 0 dan
input yang lain, seperti D, ataupun J dan K tidak akan berpengaruh.
Preset / Set
Reset / Clear
Clear : Q = 0
Preset : Q = 1
Input Clear dan Preset tidak boleh
aktif dalam waktu yang bersamaan.

5. Timing Diagram D Flip-Flop dengan Input Clear dan Preset
III. ALAT DAN BAHAN
- Protoboard/Breadboard 1 buah
- Power Supply 1 buah
- Multimeter 1 buah
- Kabel penghubung 1 kotak
- Rangkaian Pembangkit 1 buah
- Rangkaian LED Driver 1 buah
- Rangkaian Decoder BCD to 7-Segment 1 buah
- IC TTL (Transistor-Transistor Logic) berikut (sesuai dengan yang didapat dari hasil
perancangan pada tugas pendahuluan):
Tipe IC Fungsi Kuantitas
7474 IC D Flip Flop 2
7476 IC JK Flip Flop 2
7432 IC Gerbang OR 1
7400 IC Gerbang NAND 1

6. IV. LANGKAH KERJA
- Siapkan alat dan bahan yang akan digunakan untuk praktikum rangkaian Binary
Counter Modulo dengan D Flip-Flop dan JK Flip-Flop
1. Up Binary Counter dengan JK Flip-Flop Modulo 6
- Buatlah Skema Gerbang dari Rangkaian Up/Down Binary Counter dengan JK Flip-
Flop Modulo 6. Q0, Q1, Q2, Q3 dihubungkan ke Rangkaian Decoder BCD to 7-
Segment.
2. Up Binary Counter dengan JK Flip-Flop Modulo 6 dengan awalan 3
- Buatlah Skema Gerbang dari Rangkaian Up/Down Binary Counter dengan JK Flip-
Flop Modulo 6. Q0, Q1, Q2, Q3 dihubungkan ke Rangkaian Decoder BCD to 7-
Segment.
3. Down Binary Counter dengan D Flip-Flop Modulo 10
- Buatlah Skema Gerbang dari Rangkaian Up Binary Counter dengan D Flip-Flop 8
Modulo. Q0, Q1, Q2, Q3 dihubungkan ke Rangkaian Decoder BCD to 7-Segment.
Q2
CLOCK
Q0 Q1
VCC
S
J
CP
K
R
Q
_
Q
U14A
S
J
CP
K
R
Q
_
Q
U13B
S
J
CP
K
R
Q
_
Q
U13A
U7D
Q2
CLOCK
Q0 Q1
VCC
U16A
S
J
CP
K
R
Q
_
Q
U15B
S
J
CP
K
R
Q
_
Q
U15A
S
J
CP
K
R
Q
_
Q
U14B
Q3Q2
CLOCK
Q0 Q1
VCC
S
D
CP
R
Q
_
Q
U12B
S
D
CP
R
Q
_
Q
U12A
S
D
CP
R
Q
_
Q
U11B
S
D
CP
R
Q
_
Q
U11A
U7C

7. V. HASIL
1. Rangkaian Up/Down Counter dengan JK Flip-Flop 6 Modulo
4. Tabel Kebenaran Praktikum
CLOCK Q3 Q2 Q1 Q0 Display
Aktif 0 0 0 0 0
Aktif 0 0 0 1 1
Aktif 0 0 1 0 2
Aktif 0 0 1 1 3
Aktif 0 1 0 0 4
Aktif 0 1 0 1 5
2. Rangkaian Up/Down Counter dengan JK Flip-Flop 16 Modulo
5. Tabel Kebenaran Praktikum
CLOCK Q3 Q2 Q1 Q0 Display
Aktif 0 0 1 1 3
Aktif 0 1 0 0 4
Aktif 0 1 0 1 5
Aktif 0 1 1 0 6
Aktif 0 1 1 1 7
Aktif 0 0 1 1 3
Setelah menampilkan display 3 maka selanjutnya 7-segment menampilkan angka 3
tanpa ada perubahan selanjutnya.
3. Rangkaian Up/Down Counter dengan JK Flip-Flop 10 Modulo
6. Tabel Kebenaran Praktikum
CLOCK Q3 Q2 Q1 Q0 Display
Aktif 1 0 0 1 9
Aktif 1 0 0 0 8
Aktif 0 1 1 1 7
Aktif 0 1 1 0 6
Aktif 0 1 0 1 5
Aktif 0 1 0 0 4
Aktif 0 0 1 1 3
Aktif 0 0 1 0 2
Aktif 0 0 0 1 1
Aktif 0 0 0 0 0
VI. ANALISA
- Modul 7-Segment bermasalah
Solusi : Pastikan sebelum prakikum Modul 7-segment sudah di cek dapat berfungsi
dengan baik.

8. VII. KESIMPULAN
Jadi, Dengan melakukan Praktikum Rangkaian Counter Modulo menggunakan JK
Flip-Flop dan D Flip-Flop kita dapat memahami cara kerja dari Set dan Preset untuk
mengatur modulo yang kita inginkan dan Fungsi dari Gerbang OR dan NAND untuk
merealisasikan penggunaan Set dan Preset.