SlideShare a Scribd company logo
1 of 17
SHIFT REGISTER DAN
DATA DIRECTION
IMAM MUSTOFA / 1410501063
R.SURYOTO EDY RAHARJO, S.T., M.ENG.
TEKNIK ELEKTRO, FAKUTAS TEKNIK UNIVERSITAS TIDAR
OUTLINE
• PENGERTIAN SHIFT REGISTER
• ILUSTRASI PERGESERAN DATA PADA SHIFT REGISTER
• TIPE DASAR SHIFT REGISTER
• PENGERTIAN DATA DIRECTION
• FUNGSI DAN CONTOH DATA DIRECTION
SHIFT REGISTER
• Shift Register(atau bisa juga disebut Register geser)
adalah jenis rangkaian sekuensial logika , banyak
digunakan di peralatan digital terutama untuk
penyimpanan data digital (memori), timer, serta untuk
konversi data dari/ke serial-parallel (biasanya untuk proses
transmisi data).
SHIFT REGISTER
GAMBAR ILUSTRASI PERGESERAN DATA PADA SHIFT REGISTER
SHIFT REGISTER
Shift Register mempunyai empat tipe dasar, yaitu :
• SISO (Serial Input Serial Output)
• SIPO (Serial Input Paralel Output)
• PISO (Paralel Input Serial Input)
• PIPO (Paralel Output Paralel Input)
SHIFT REGISTER
SISO (Serial Input Serial Output)
Pada tipe ini data dimasukkan bit demi bit mulai dari flip-flop yang paling ujung
dan digeser sampai semuanya terisi. Pergeseran data diatur oleh sinyal clock
tiap kali data dimasukkan satu persatu. Cara menyimpan data secara sejajar,
semua bagian register atau masing-masing flip-flop akan dimuati pada saat yang
bersamaaan. Seperti yang terlihat pada gambar. dimana pada gambar tersebut
register geser menggunakan flip-flop tipe D.
SHIFT REGISTER
SISO (Serial Input Serial Output)
SHIFT REGISTER
SIPO (Serial Input Paralel Output)
Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk
pada setiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register
menjadi penuh dan kandungannya dapat dibaca diterminal Q atau dikeluarkan
melalui seperangkat saluran paralel. Dalam pengertian ini, dikeeluarkan berarti
bahwa bit-bit tersebut dapat dipakai untuk mengoperasikan gerbang atau
rangkaiaan lain, sementara registernya sendiri tidak mengalami perubahan
karena tindakan ini. Dengan menggunakan register SIPO, bit-bit data yang sudah
dipancarkan secara berurutan dari sebuah saluran dapat dikumpiulkan hingga
membentuk satu “kata” dari beberapa bit.
SHIFT REGISTER
SIPO (Serial Input Paralel Output)
SHIFT REGISTER
PISO (Paralel Input Serial Input)
Jenis flip-flop yang digunakan adalah J-K flip-flop atau flip-flop yang
dilengkapi denga input preset dan input preclear. Pemasukan data
dilakukan melalui input Preset. Data kemudian digeser keluar satu
bit pada saat ketika diberikan pulsa clock. Hal ini memungkinkan
data yang disajikan dalam bentuk paralel (beberapa saluran pada
saat yang sama)) dapat diubah menjadi bentuk serial (bit demi bit)
untuk dipancarkan melalaui satu saluran.
SHIFT REGISTER
PISO (Paralel Input Serial Input)
SHIFT REGISTER
PIPO (Paralel Output Paralel Input)
Register geser PIPO diperlihatkan pada gambar. dengan
menggunakan flip-flop tipe D. Pada cara ini semua bagian register
atau masing-masing flip flop diisi pada saat yang bersamaaan atau
output masing-masing flip-flop akan respon sesuai data pada saat
yang sama setelah diberikan sinyal input kontrol, dan biasanya
menggunakan terminal set/reset bukan dengan pemberian clock.
SHIFT REGISTER
PIPO (Paralel Output Paralel Input)
DATA DIRECTION
Data Direction Register (DDR) merupakan register yang berfungsi
untuk mengatur arah data dari PORT. Bit-bit dalam register ini juga
mengatur arah data PIN secara individu. Arah untuk setiap PIN dapat
menjadi input atau output. Pin PORT dijadikan input bila ingin
membaca data misalnya dari saklar (switch) atau sensor. Sementra
PORT dijadikan output ketika ingin menggunakannya untuk
membuat LED berkedip atau mengontrol sebuah motor.
DATA DIRECTION
Data Direction Register (DDR) digunakan untuk mendefinisikan port
sebagai input atau output, Jika level logika pada register DDR bernilai
1 maka Port tersebut dikonfigurasikan sebagai Output. Sedangkan
jika level logika pada register DDR bernilai 0 maka Port tersebut
dikonfigurasikan sebagai input.
DATA DIRECTION
Contoh: DDRA=0xff → maka Port A sebagai Output
DDRA=0×00 → maka Port A sebagai Input
REFERENSI
• http://elektronika-dasar.web.id/shift-register-register-geser/
• http://cotalica-e2.blogspot.co.id/2011/07/rangkaian-shift-register.html
• http://embedtronix.blogspot.co.id/2010/12/digital-input-output.html
• http://robotechzone.blogspot.co.id/2012/02/akses-input-output-io-avr.html

More Related Content

What's hot

Gain dan operasional amplifier (op amp)
Gain dan operasional amplifier (op amp)Gain dan operasional amplifier (op amp)
Gain dan operasional amplifier (op amp)Universitas Tidar
 
Artikel Counter sinkron dan asinkron
Artikel Counter sinkron dan asinkronArtikel Counter sinkron dan asinkron
Artikel Counter sinkron dan asinkronIGustingurahKanha
 
Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)
Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)
Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)IPA 2014
 
Bab 5 counter
Bab 5 counterBab 5 counter
Bab 5 counterpersonal
 
Bab 6 adder
Bab 6 adderBab 6 adder
Bab 6 adderpersonal
 
Makalah phase shift keying
Makalah phase shift keyingMakalah phase shift keying
Makalah phase shift keyingampas03
 
Adc dan dac lanjutan
Adc dan dac lanjutanAdc dan dac lanjutan
Adc dan dac lanjutanpersonal
 
Laporan praktikum
Laporan praktikumLaporan praktikum
Laporan praktikumayu purwati
 
Laporan Praktikum Gerbang logika
Laporan Praktikum Gerbang logikaLaporan Praktikum Gerbang logika
Laporan Praktikum Gerbang logikaFebriTiaAldila
 
Rangkaian penyearah gelombang penuh dengan kapasitor sebagai filter
Rangkaian penyearah gelombang penuh dengan kapasitor sebagai filterRangkaian penyearah gelombang penuh dengan kapasitor sebagai filter
Rangkaian penyearah gelombang penuh dengan kapasitor sebagai filterAhmad Mukholik
 
Pertemuan 3a Rangkaian Aritmatik-Half n Full Adder
Pertemuan 3a   Rangkaian Aritmatik-Half n Full AdderPertemuan 3a   Rangkaian Aritmatik-Half n Full Adder
Pertemuan 3a Rangkaian Aritmatik-Half n Full Adderahmad haidaroh
 
Rangkaian sekuensial
Rangkaian sekuensialRangkaian sekuensial
Rangkaian sekuensialKhairil Anwar
 
Laporan Praktikum Flip Flop
Laporan Praktikum Flip FlopLaporan Praktikum Flip Flop
Laporan Praktikum Flip FlopAnarstn
 
Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...
Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...
Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...Beny Nugraha
 

What's hot (20)

Gain dan operasional amplifier (op amp)
Gain dan operasional amplifier (op amp)Gain dan operasional amplifier (op amp)
Gain dan operasional amplifier (op amp)
 
Artikel Counter sinkron dan asinkron
Artikel Counter sinkron dan asinkronArtikel Counter sinkron dan asinkron
Artikel Counter sinkron dan asinkron
 
Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)
Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)
Flip flop (maria hanifah 14708251105 & oky ristya trisnawati-14708251020)
 
Soal
Soal Soal
Soal
 
Bab 5 counter
Bab 5 counterBab 5 counter
Bab 5 counter
 
Dasar sistem kontrol
Dasar sistem kontrolDasar sistem kontrol
Dasar sistem kontrol
 
Bab 6 adder
Bab 6 adderBab 6 adder
Bab 6 adder
 
Rangkaian penyearah
Rangkaian penyearahRangkaian penyearah
Rangkaian penyearah
 
Makalah phase shift keying
Makalah phase shift keyingMakalah phase shift keying
Makalah phase shift keying
 
Adc dan dac lanjutan
Adc dan dac lanjutanAdc dan dac lanjutan
Adc dan dac lanjutan
 
Laporan praktikum
Laporan praktikumLaporan praktikum
Laporan praktikum
 
Laporan Praktikum Gerbang logika
Laporan Praktikum Gerbang logikaLaporan Praktikum Gerbang logika
Laporan Praktikum Gerbang logika
 
Modulasi digital ASK kelompok 2
Modulasi digital ASK kelompok 2Modulasi digital ASK kelompok 2
Modulasi digital ASK kelompok 2
 
Rangkaian penyearah gelombang penuh dengan kapasitor sebagai filter
Rangkaian penyearah gelombang penuh dengan kapasitor sebagai filterRangkaian penyearah gelombang penuh dengan kapasitor sebagai filter
Rangkaian penyearah gelombang penuh dengan kapasitor sebagai filter
 
Bab 3 flip flop
Bab 3   flip flopBab 3   flip flop
Bab 3 flip flop
 
Pertemuan 3a Rangkaian Aritmatik-Half n Full Adder
Pertemuan 3a   Rangkaian Aritmatik-Half n Full AdderPertemuan 3a   Rangkaian Aritmatik-Half n Full Adder
Pertemuan 3a Rangkaian Aritmatik-Half n Full Adder
 
Universal NAND Gate
Universal NAND GateUniversal NAND Gate
Universal NAND Gate
 
Rangkaian sekuensial
Rangkaian sekuensialRangkaian sekuensial
Rangkaian sekuensial
 
Laporan Praktikum Flip Flop
Laporan Praktikum Flip FlopLaporan Praktikum Flip Flop
Laporan Praktikum Flip Flop
 
Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...
Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...
Telekomunikasi Analog & Digital - Slide week 6 - transmisi sinyal analog seca...
 

Similar to SR dan DD

albert giban papua bisa karena surga kecil jatuh ke bumi
albert giban papua bisa karena surga kecil jatuh ke bumialbert giban papua bisa karena surga kecil jatuh ke bumi
albert giban papua bisa karena surga kecil jatuh ke bumialbert giban
 
Artikel shift register
Artikel shift registerArtikel shift register
Artikel shift registerjulianiputri1
 
Mikroprosesor Zilog Z80
Mikroprosesor Zilog Z80Mikroprosesor Zilog Z80
Mikroprosesor Zilog Z80Habibullah Srg
 
Multivibrator Bistabel
Multivibrator BistabelMultivibrator Bistabel
Multivibrator BistabelFaiz Amali
 
Flip-Flop Presentation
Flip-Flop PresentationFlip-Flop Presentation
Flip-Flop PresentationYoollan MW
 
Tipe dan format instruksi 2
Tipe dan format instruksi 2Tipe dan format instruksi 2
Tipe dan format instruksi 2Rosyid Ridlo
 
Perkuliahan ke 6 Organisasi Arsitektur Komputer
Perkuliahan ke 6  Organisasi Arsitektur KomputerPerkuliahan ke 6  Organisasi Arsitektur Komputer
Perkuliahan ke 6 Organisasi Arsitektur KomputerRakhmi Khalida, M.M.S.I
 
Serial Pheriferal Interface ( SPI)
Serial Pheriferal Interface ( SPI)Serial Pheriferal Interface ( SPI)
Serial Pheriferal Interface ( SPI)Agus Setiawan
 
Presentasi multivibrator
Presentasi multivibratorPresentasi multivibrator
Presentasi multivibratorEgar Christian
 
TUGAS MIKROPROSESOR M ADITYA ZACKY.pptx
TUGAS MIKROPROSESOR M ADITYA ZACKY.pptxTUGAS MIKROPROSESOR M ADITYA ZACKY.pptx
TUGAS MIKROPROSESOR M ADITYA ZACKY.pptxAdityaZacky1
 
Flag & strings
Flag & stringsFlag & strings
Flag & stringsKoconagari95
 
Rev multivibrator bistable
Rev multivibrator bistableRev multivibrator bistable
Rev multivibrator bistableSaputra Revolver
 

Similar to SR dan DD (20)

albert giban papua bisa karena surga kecil jatuh ke bumi
albert giban papua bisa karena surga kecil jatuh ke bumialbert giban papua bisa karena surga kecil jatuh ke bumi
albert giban papua bisa karena surga kecil jatuh ke bumi
 
Artikel shift register
Artikel shift registerArtikel shift register
Artikel shift register
 
FLIP-FLOP.pptx
FLIP-FLOP.pptxFLIP-FLOP.pptx
FLIP-FLOP.pptx
 
Register
RegisterRegister
Register
 
Fajrul fallah
Fajrul fallahFajrul fallah
Fajrul fallah
 
Flag & strings
Flag & stringsFlag & strings
Flag & strings
 
Shift Register.docx
Shift Register.docxShift Register.docx
Shift Register.docx
 
Mikroprosesor Zilog Z80
Mikroprosesor Zilog Z80Mikroprosesor Zilog Z80
Mikroprosesor Zilog Z80
 
Multivibrator Bistabel
Multivibrator BistabelMultivibrator Bistabel
Multivibrator Bistabel
 
Flip-Flop Presentation
Flip-Flop PresentationFlip-Flop Presentation
Flip-Flop Presentation
 
Tipe dan format instruksi 2
Tipe dan format instruksi 2Tipe dan format instruksi 2
Tipe dan format instruksi 2
 
Register dan Shift Register
Register dan Shift RegisterRegister dan Shift Register
Register dan Shift Register
 
Perkuliahan ke 6 Organisasi Arsitektur Komputer
Perkuliahan ke 6  Organisasi Arsitektur KomputerPerkuliahan ke 6  Organisasi Arsitektur Komputer
Perkuliahan ke 6 Organisasi Arsitektur Komputer
 
Serial Pheriferal Interface ( SPI)
Serial Pheriferal Interface ( SPI)Serial Pheriferal Interface ( SPI)
Serial Pheriferal Interface ( SPI)
 
Presentasi multivibrator
Presentasi multivibratorPresentasi multivibrator
Presentasi multivibrator
 
Latch dan ram
Latch dan ramLatch dan ram
Latch dan ram
 
TUGAS MIKROPROSESOR M ADITYA ZACKY.pptx
TUGAS MIKROPROSESOR M ADITYA ZACKY.pptxTUGAS MIKROPROSESOR M ADITYA ZACKY.pptx
TUGAS MIKROPROSESOR M ADITYA ZACKY.pptx
 
1 mikrokontroler-avr1
1  mikrokontroler-avr11  mikrokontroler-avr1
1 mikrokontroler-avr1
 
Flag & strings
Flag & stringsFlag & strings
Flag & strings
 
Rev multivibrator bistable
Rev multivibrator bistableRev multivibrator bistable
Rev multivibrator bistable
 

Recently uploaded

Strategi Pengembangan Agribisnis di Indonesia
Strategi Pengembangan Agribisnis di IndonesiaStrategi Pengembangan Agribisnis di Indonesia
Strategi Pengembangan Agribisnis di IndonesiaRenaYunita2
 
001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx
001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx
001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptxMuhararAhmad
 
Slide Transformasi dan Load Data Menggunakan Talend Open Studio
Slide Transformasi dan Load Data Menggunakan Talend Open StudioSlide Transformasi dan Load Data Menggunakan Talend Open Studio
Slide Transformasi dan Load Data Menggunakan Talend Open Studiossuser52d6bf
 
2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx
2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx
2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptxAnnisaNurHasanah27
 
rekayasa struktur beton prategang - 2_compressed (1).pdf
rekayasa struktur beton prategang - 2_compressed (1).pdfrekayasa struktur beton prategang - 2_compressed (1).pdf
rekayasa struktur beton prategang - 2_compressed (1).pdfssuser40d8e3
 
2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx
2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx
2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptxAnnisaNurHasanah27
 
05 Sistem Perencanaan Pembangunan Nasional.ppt
05 Sistem Perencanaan Pembangunan Nasional.ppt05 Sistem Perencanaan Pembangunan Nasional.ppt
05 Sistem Perencanaan Pembangunan Nasional.pptSonyGobang1
 
MAteri:Penggunaan fungsi pada pemrograman c++
MAteri:Penggunaan fungsi pada pemrograman c++MAteri:Penggunaan fungsi pada pemrograman c++
MAteri:Penggunaan fungsi pada pemrograman c++FujiAdam
 
Pembangkit Listrik Tenaga Nuklir Kelompok 1.pptx
Pembangkit Listrik Tenaga Nuklir Kelompok 1.pptxPembangkit Listrik Tenaga Nuklir Kelompok 1.pptx
Pembangkit Listrik Tenaga Nuklir Kelompok 1.pptxmuhammadrizky331164
 

Recently uploaded (9)

Strategi Pengembangan Agribisnis di Indonesia
Strategi Pengembangan Agribisnis di IndonesiaStrategi Pengembangan Agribisnis di Indonesia
Strategi Pengembangan Agribisnis di Indonesia
 
001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx
001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx
001. Ringkasan Lampiran Juknis DAK 2024_PAUD.pptx
 
Slide Transformasi dan Load Data Menggunakan Talend Open Studio
Slide Transformasi dan Load Data Menggunakan Talend Open StudioSlide Transformasi dan Load Data Menggunakan Talend Open Studio
Slide Transformasi dan Load Data Menggunakan Talend Open Studio
 
2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx
2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx
2021 - 12 - 10 PAPARAN AKHIR LEGGER JALAN.pptx
 
rekayasa struktur beton prategang - 2_compressed (1).pdf
rekayasa struktur beton prategang - 2_compressed (1).pdfrekayasa struktur beton prategang - 2_compressed (1).pdf
rekayasa struktur beton prategang - 2_compressed (1).pdf
 
2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx
2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx
2021 - 10 - 03 PAPARAN PENDAHULUAN LEGGER JALAN.pptx
 
05 Sistem Perencanaan Pembangunan Nasional.ppt
05 Sistem Perencanaan Pembangunan Nasional.ppt05 Sistem Perencanaan Pembangunan Nasional.ppt
05 Sistem Perencanaan Pembangunan Nasional.ppt
 
MAteri:Penggunaan fungsi pada pemrograman c++
MAteri:Penggunaan fungsi pada pemrograman c++MAteri:Penggunaan fungsi pada pemrograman c++
MAteri:Penggunaan fungsi pada pemrograman c++
 
Pembangkit Listrik Tenaga Nuklir Kelompok 1.pptx
Pembangkit Listrik Tenaga Nuklir Kelompok 1.pptxPembangkit Listrik Tenaga Nuklir Kelompok 1.pptx
Pembangkit Listrik Tenaga Nuklir Kelompok 1.pptx
 

SR dan DD

  • 1. SHIFT REGISTER DAN DATA DIRECTION IMAM MUSTOFA / 1410501063 R.SURYOTO EDY RAHARJO, S.T., M.ENG. TEKNIK ELEKTRO, FAKUTAS TEKNIK UNIVERSITAS TIDAR
  • 2. OUTLINE • PENGERTIAN SHIFT REGISTER • ILUSTRASI PERGESERAN DATA PADA SHIFT REGISTER • TIPE DASAR SHIFT REGISTER • PENGERTIAN DATA DIRECTION • FUNGSI DAN CONTOH DATA DIRECTION
  • 3. SHIFT REGISTER • Shift Register(atau bisa juga disebut Register geser) adalah jenis rangkaian sekuensial logika , banyak digunakan di peralatan digital terutama untuk penyimpanan data digital (memori), timer, serta untuk konversi data dari/ke serial-parallel (biasanya untuk proses transmisi data).
  • 4. SHIFT REGISTER GAMBAR ILUSTRASI PERGESERAN DATA PADA SHIFT REGISTER
  • 5. SHIFT REGISTER Shift Register mempunyai empat tipe dasar, yaitu : • SISO (Serial Input Serial Output) • SIPO (Serial Input Paralel Output) • PISO (Paralel Input Serial Input) • PIPO (Paralel Output Paralel Input)
  • 6. SHIFT REGISTER SISO (Serial Input Serial Output) Pada tipe ini data dimasukkan bit demi bit mulai dari flip-flop yang paling ujung dan digeser sampai semuanya terisi. Pergeseran data diatur oleh sinyal clock tiap kali data dimasukkan satu persatu. Cara menyimpan data secara sejajar, semua bagian register atau masing-masing flip-flop akan dimuati pada saat yang bersamaaan. Seperti yang terlihat pada gambar. dimana pada gambar tersebut register geser menggunakan flip-flop tipe D.
  • 7. SHIFT REGISTER SISO (Serial Input Serial Output)
  • 8. SHIFT REGISTER SIPO (Serial Input Paralel Output) Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk pada setiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register menjadi penuh dan kandungannya dapat dibaca diterminal Q atau dikeluarkan melalui seperangkat saluran paralel. Dalam pengertian ini, dikeeluarkan berarti bahwa bit-bit tersebut dapat dipakai untuk mengoperasikan gerbang atau rangkaiaan lain, sementara registernya sendiri tidak mengalami perubahan karena tindakan ini. Dengan menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara berurutan dari sebuah saluran dapat dikumpiulkan hingga membentuk satu “kata” dari beberapa bit.
  • 9. SHIFT REGISTER SIPO (Serial Input Paralel Output)
  • 10. SHIFT REGISTER PISO (Paralel Input Serial Input) Jenis flip-flop yang digunakan adalah J-K flip-flop atau flip-flop yang dilengkapi denga input preset dan input preclear. Pemasukan data dilakukan melalui input Preset. Data kemudian digeser keluar satu bit pada saat ketika diberikan pulsa clock. Hal ini memungkinkan data yang disajikan dalam bentuk paralel (beberapa saluran pada saat yang sama)) dapat diubah menjadi bentuk serial (bit demi bit) untuk dipancarkan melalaui satu saluran.
  • 11. SHIFT REGISTER PISO (Paralel Input Serial Input)
  • 12. SHIFT REGISTER PIPO (Paralel Output Paralel Input) Register geser PIPO diperlihatkan pada gambar. dengan menggunakan flip-flop tipe D. Pada cara ini semua bagian register atau masing-masing flip flop diisi pada saat yang bersamaaan atau output masing-masing flip-flop akan respon sesuai data pada saat yang sama setelah diberikan sinyal input kontrol, dan biasanya menggunakan terminal set/reset bukan dengan pemberian clock.
  • 13. SHIFT REGISTER PIPO (Paralel Output Paralel Input)
  • 14. DATA DIRECTION Data Direction Register (DDR) merupakan register yang berfungsi untuk mengatur arah data dari PORT. Bit-bit dalam register ini juga mengatur arah data PIN secara individu. Arah untuk setiap PIN dapat menjadi input atau output. Pin PORT dijadikan input bila ingin membaca data misalnya dari saklar (switch) atau sensor. Sementra PORT dijadikan output ketika ingin menggunakannya untuk membuat LED berkedip atau mengontrol sebuah motor.
  • 15. DATA DIRECTION Data Direction Register (DDR) digunakan untuk mendefinisikan port sebagai input atau output, Jika level logika pada register DDR bernilai 1 maka Port tersebut dikonfigurasikan sebagai Output. Sedangkan jika level logika pada register DDR bernilai 0 maka Port tersebut dikonfigurasikan sebagai input.
  • 16. DATA DIRECTION Contoh: DDRA=0xff → maka Port A sebagai Output DDRA=0×00 → maka Port A sebagai Input
  • 17. REFERENSI • http://elektronika-dasar.web.id/shift-register-register-geser/ • http://cotalica-e2.blogspot.co.id/2011/07/rangkaian-shift-register.html • http://embedtronix.blogspot.co.id/2010/12/digital-input-output.html • http://robotechzone.blogspot.co.id/2012/02/akses-input-output-io-avr.html