回路解析シミュレーションによるトラブル対応 及び原因不明クレーム対応 －誤動作や異常波形の原因解明と再発防止－信頼性学会発表原稿 20 feb2015

回路解析シミュレーションによるトラブル対応
及び原因不明クレーム対応
－誤動作や異常波形の原因解明と再発防止－
2015年2月20日
マルツエレック株式会社
堀米毅
1. 回路解析シミュレーションとは
2. 回路解析シミュレーションが活用される業界分野
3. 回路解析シミュレーションの活用事例
4. 故障解析手法
5. 故障解析事例
6. 直近の研究テーマ
1Copyright(C) MARUTSU ELEC 2015

SPICE (Simulation Program with Integrated Circuit Emphasis) は電子回路のデジタル
及びアナログ動作をシミュレーションするソフトウェアです。
カリフォルニア大学バークレー校で1973年に開発され、EDAベンダーが改善し、
現在に至っています。当初は、半導体集積回路に使用する電子回路開発で活用
されていたが、等価回路技術の向上により、適応される電子回路分野が小信号
からパワーエレクトロニクスまで拡大しています。
代表的なSPICEのソフトウェア
【有償】PSpice(ケイデンス) 汎用性が高い
HSPICE(シノプシス) 半導体集積回路に特化している
【無償】LTspice(リニアテクノロジー) 汎用性が高い
回路解析シミュレーションに必要な構成
SPICEのソフトウェア＋採用する電子部品のSPICEモデル

解析の種類説明コマンド
過渡解析時間軸の解析 .tran
AC解析周波数軸の解析 .ac
DC解析電圧源及び電流源を掃引した解析 .dc
基本的な解析機能
追加的な解析機能
解析の種類説明コマンド
パラメトリック解析任意のパラメータを振って解析ができる。 .step param
モンテカルロ
解析
任意のパラメータを対象にモンテカルロ
解析ができる。
N/A

半導体メーカー及び電子部品メーカー(サプライヤ企業)
電子機器メーカー
自動車メーカー
社会インフラメーカー
(1)最終顧客への自社製品のSPICEモデルの提供
(2)自社製品のアプリケーション回路開発
(1)研究開発及び設計
(2)故障解析(市場クレームの原因解析)
キーワード：電源回路、インバータ回路、モーター駆動回路、LED照明回路及び電池回路
(1)研究開発及び設計
キーワード：ACモーター駆動回路、インバータ回路、LED照明回路HEV、EV、
二次電池、燃料電池及び回生回路
(2)アイディアの評価検証
(1)全体システム回路設計
(2)故障解析(大規模システムのメンテナンス)
キーワード：太陽電池システム、スマートグリッドシステム、二次電池

【環境発電(エナジーハーベスト)分野】
発電デバイス+ハーベストIC+アプリケーション回路
【生体信号分野】
⇒人体のSPICEモデル＋電子回路シミュレーション
(1)心臓
(2)脳＋神経
(3)血液
【教育分野】
(1)実務向けオンサイトセミナー
⇒企業向け教育プログラムの提供及び実施
(2)教育用プログラム
⇒LTspiceで回路学習+キットで実機学習
光起電力(太陽電池)
振動発電(ピエゾ素子)
温度差発電(ペルチェ素子)
＋ハーベストIC ＋アプリケーション回路

回路解析シミュレータの用途は、多様化しています。
(1)研究開発
①次世代半導体のデバイスモデリング及びアプリケーション開発
②システム開発及び回路開発の回路動作現象
(2)回路設計
①アプリケーション開発
②トポロジーの開発及び選定
③回路設計及び回路動作検証
④損失計算
⑤ノイズ検証
⑥熱解析
(3)クレーム解析
①故障解析
②オープン・ショート
③想定外使用
④サージ解析

Copyright(C) MARUTSU ELEC 2015 7
昇圧回路
昇圧回路のタイミングチャート
①VCTRL
①
②
②IL
③
③VL
④
⑤
⑥IF
⑤VDS
⑥
④ID
⑦
トポロジー(回路方式)
【M1がONの場合】
L1のコイルにエネルギーが蓄積
される。
【M1がOFFの場合】
L1のコイルにエネルギーが放出
される。

8
昇圧回路シミュレーションの回路図
http://youtu.be/KZdb6drG408
Copyright(C) MARUTSU ELEC 2015

9
昇圧回路出力波形のシミュレーション結果

10
昇圧回路シミュレーション結果(MOSFET:M1)

11
昇圧回路シミュレーション結果(Diode:D1)

DCDCコンバータによる昇圧回路
ESR
IN
L
1 2
Rload
OUT
R1
R2
Q1
QN_SW
V+
0
Cout
D1
PWM Control
Circuit PWM output
pulse
VOUT=9V
tON tOFF
VIN=5V
L: IL
詳細設計
CLP
100pF
Rf
560k
ESR
0.103
Cin
220uF
L
150u
1 2
Rload
180
R1
9.1k
R2
150k
Q1
Q2SD2623
OUT
R3
0.8
U1
NJM2377
-IN
FB
GND
OUTV+
CS
CT
REF
Rt
24k
Ct
470pF
IC = 0
D1
HRU0302A
0
V+
5V
0
IN
Cout
220uF
Rsf
160k
CS
4.7uF
IC = 0
0
Rsr
180k
0
詳細設計

Time
86.810ms 86.816ms 86.822ms 86.828ms
I(L)
0A
50mA
100mA
150mA
200mA
(86.818m,140.985m)
(86.821m,40.531m)
• PSpice is used to verify the circuit design.
• IL, PK=140.985mA and
IL,PK=140.985m-40.531m=100.454mA
• IL, PK is calculated as below.
• And the current ripple - IL, PK is calculated
as below
140mA2.96μ
150μ2
5
5
0.059
2









 ON
IN
IN
OUTOUT
L,PK t
L
V
V
IV
I
mA992.96μ
150μ
5

 ON
IN
L,PK t
L
V
ΔI
• Add trace I(L)
• Zoom to check the peak value.
IL, PK
詳細設計(昇圧用コイル)

• PSpice is used to verify the circuit design.
• IL,PK=101.168mA, ton=3μs.
• Vripple =14.8mVp-p
• Irms
*=53.856mArms.
 Irms is larger than calculated value due to feedback loop
response ripple current.
Time
87.5484ms 87.5684ms
V(OUT)
9.06V
9.07V
9.08V
9.09V
SEL>>
(87.556m,9.0792)
(87.553m,9.0644)
I(L) rms(I(Cout))
0A
100mA
200mA
(87.556m,141.564m)
(87.553m,40.396m)
• COUT is determined from the Vripple Spec
(30mVp-p).
• If COUT >> IOUTton/Vripple
(50m2.96μ/30m=4.933μF), Vripple will
mainly caused by ESR.
• Select the capacitor that can handle the
ripple current Irms.
• COUT=220μF, ESR=103m is selected.




m103
99m
30m
)(
L
ppripple
I
V
ESR
IL, PK
13mArms
6.67μ
2.96μ
32
99m
32




t
tonI
I
L
rms
Irms
Vripple
詳細設計(出力電解コンデンサのリップル現象)

• Simulation result shows output start-up time of the circuit. This circuit needs
55ms to reach steady state.
Time
0s 20ms 40ms 60ms 80ms 90ms
V(OUT)
4V
5V
6V
7V
8V
9V
10V
I(Rload)
20mA
30mA
40mA
50mA
SEL>>
V(OUT)
I(Rload)
詳細設計
出力電流
出力電圧

Time
60ms 65ms 70ms 75ms 80ms 85ms 90ms
V(OUT)
9.05V
9.06V
9.07V
9.08V
9.09V
9.10V
SEL>>
Time
89.90ms 89.91ms 89.92ms 89.93ms 89.94ms 89.95ms 89.96ms 89.97ms 89.98ms 89.99ms
V(OUT)
9.060V
9.065V
9.070V
9.075V
9.080V
• Simulation result shows output ripple voltage caused by switching(18mVP-P) and
F.B loop oscillation(25mVP-P).
V(OUT)
全体図
V(OUT)
拡大図 18mVP-P
25mVP-P
詳細設計(出力電圧のリップル波形)

• Efficiency of the converter at load IOUT=50mA is 75.5%.
Time
70ms 75ms 80ms 85ms 90ms
100*W(Rload)/rms(-W(V+))
0
25
50
75
100
(90.000m,75.500)
Efficiency
詳細設計(電源回路の効率シミュレーション)

• Simulation result shows the transient response of the circuit, when load currents
are 50mA to 10mA to 50mA steps .
V(OUT)
I(L)
I(Load)
負荷電流
Time
60ms 65ms 70ms 75ms 80ms 85ms 90ms
V(OUT)
9.050V
9.075V
9.100V
9.125V
I(L)
0A
100mA
200mA
I(I1)
0A
20mA
30mA
40mA
50mA
SEL>>
詳細設計(負荷応答性のシミュレーション結果)

• Simulation result shows voltage and current of the devices.
• Select L and Cout that can handle their Irms value.
• The absolute maximum value of Q1 and D1 are compared to simulation result for stress analysis.
Time
0s 20ms 40ms 60ms 80ms 90ms
1 V(Cout:1) 2 rms(I(Cout))
0V
5V
10V
1
0A
50mA
100mA
2
SEL>>SEL>>
1 V(D1:2)- V(D1:1) 2 I(D1) avg(I(D1))
0V
10V
20V
1
100mA
200mA
300mA
2
>>
1 V(Q1:c) 2 I(Q1:c)
0V
5V
10V
15V
20V
1
250mA
500mA
2
>>
I(L) rms(I(L))
0A
200mAI(L) peak,
rms
I(L) = 261.054mA(peak) , 94.1399mA(rms)
V(Q1:C),
I(Q1:C)
Q1 2SD2623: VCEO=20V, ICMAX=0.5A
V(D1:K,D1:A),
IF(D1)
D1 HRU0302A: VRRM=20V, IO=0.3A(avg), IFSM=3A
V(Cout),
I(Cout) rms
I(Cout) = 50.255mA(rms)
100% of Rated Value
100% of Rated Value
詳細設計

Time
89.964ms 89.966ms 89.968ms 89.970ms 89.972ms 89.974ms
1 V(Q1:c) 2 I(Q1:c)
0V
5V
10V
15V
20V
1
>>
0A
100mA
200mA
300mA
2
1 V(Q1:c)*I(Q1:c) 2 avg(W(Q1))
0W
200mW
400mW
600mW
1
SEL>>
0W
50mW
100mW
150mW
2
SEL>>
• Simulation result shows waveforms of IC and VCE of transistor Q1.Loss in peak and
average values are also shown.
100% of Rated Value (PC, max.=150mW)
PC, avg.=17.254mW
turn-on loss
Conduction loss
turn-off loss
V(Q1:C),
I(Q1:C)
P(Q1)
peak, avg
詳細設計(損失計算)
Switching Transistor Losses

Schottky Barrier Diode Losses
Time
89.964ms 89.965ms 89.966ms 89.967ms 89.968ms 89.969ms 89.970ms 89.971ms 89.972ms 89.973ms
1 V(D1:1,D1:2) 2 I(D1)
-10V
-5V
0V
5V
10V
1
-200mA
-100mA
0A
100mA
200mA
2
SEL>>SEL>>
W(D1) avg(W(D1))
-100mW
-50mW
0W
50mW
100mW
• Simulation result shows waveforms of IF and VAK of diode D1.Loss in peak and
average values are also shown.
PD, avg.=18.45mW
Reverse
recovery loss
Conduction loss
V(D1:A,D1:K),
I(D1
P(D1)
peak, avg
Reverse
leakage loss
Reverse recovery
characteristic
詳細設計(損失計算)

4. 故障解析手法
正常回路に
再現性のある
シミュレーションデータ
デバイスに不具合を
持たせる
モデルパラメータに
不具合を設定
等価回路で不具合
を設定
回路構成部品に
不具合を持たせる
オープン・ショートで
不具合を設定

正常回路に
再現性のある
持たせる
不具合を設定
を設定
不具合を設定
ケース1

事例：SiC SBDの等価回路モデルの内部のダイオードモデルパラメータ
RSを対象にモンテカルロシミュレーションを行った。
解析対象：SiC SBDの順方向特性における不具合度合い調査
.paramはパラメトリック解析のコマンド
Tolは任意のパラメータ(公差)
0.1は10%の公差の意味
モンテカルロシミュレーションの
設定方法。
100の意味は100回
ケース1
SiC SBD

モンテカルロ
シミュレーションの
設定は赤字
モンテカルロの設定は、
「mc」で行う
*$
* PART NUMBER: CSD20060D
* MANUFACTURER: Cree, Inc.
* All Rights Reserved Copyright (C) Bee Technologies Inc. 2015
.SUBCKT CSD20060D PIN1 PIN2 PIN3 CASE
X_U1 PIN3 CASE CSD20060_pro
X_U2 PIN1 CASE CSD20060_pro
R_Rs PIN2 CASE 10u
.ENDS
.SUBCKT CSD20060_pro A K
V_V_I A N00040 0Vdc
V_V_Ifwd IN2 K 0Vdc
E_E1 VREV 0 VALUE { IF(V(A,K)>0, 0,V(A,K)) }
E_E3 I_REV0 0 VALUE { 5.8406e-32*pwr((-V(Vrev)),9.6887)}
・・・・・・・・・・・・・・・省略・・・・・・・・・・・・・・・
D_D4 VREV1 0 DCSD20060
R_R2 0 I_REV0 10MEG
R_R3 0 I_REV 10MEG
.MODEL DCSD20060 D
+ IS=121.37E-18 N=1
+ RS={mc(50.670E-3,tol)}
* + RS=50.670E-3
+ IKF=1.0000E3
+ CJO=421.51E-12 M=.46862 VJ=4.0208
+ BV=700 IBV=100.00E-6
+ ISR=0 EG=3.0 TT=0
.ENDS
*$
SiC SBDのSPICEモデルのネットリスト
ケース1

モンテカルロシミュレーションで部品の不具合の影響の解析結果
http://youtu.be/6kjrGY6DZhQ
VF[V]
IF[A]
ケース1

ケース2
正常回路に
再現性のある
持たせる
不具合を設定
を設定
不具合を設定

ケース2
脈流センサー回路部分の回路図

.CSV file
IN
OUT
R3:R_IC1
観察波形
①
R5:R_IC2
観察波形
②
VR:R_VR
V_IC2
ケース2
LTspiceにおける脈流センサー回路部分の回路図

VIN
VOUT
ケース2
実機波形シミュレーション波形
脈流センサー回路の観察波形①の正常波形

VV_IC2
VOUT
脈流センサー回路の観察波形②の正常波形
ケース2

Transistor
Capacitor-electrolytic
Power Supply
OUTPUT
INPUT
脈流センサー回路部分の回路図上で不具合が想定される電子部品
(トランジスタ、電解コンデンサ)
ケース2

OUTPUT
OPEN
Breakdown
INPUT
トランジスタに不具合があり、オープンになった場合
ケース2

OUTPUT
INPUT
トランジスタに不具合があり、オープンになった場合のLTspiceの回路図
ケース2
関係性が
無い回路
は取り除く

トランジスタに不具合があった場合の異常波形
VIN
VOUT
ケース2

OUTPUT
Open
INPUT
電解コンデンサに不具合があり、オープンになった場合のLTspiceの回路図
ケース2

VIN
VOUT
トランジスタに不具合があった場合の異常波形
ケース2

ケース2
コンデンサに問題がある
トランジスタに問題がある
異常波形
異常波形

6. 最新事例
表面温度によるリチウムイオン電池の挙動特性のシミュレーションの研究
Time
Time
表面
温度
[℃]
電池
電圧
[V]
爆発

まとめ
回路設計
段階
• 回路設計品質向上
• 事前故障解析(オープン・ショート)
• 想定外の使用
市場投入後
段階
• 原因不明クレームの大幅な削減
• 早期のクレーム対応
• 再発防止の早期実施
SPICEを活用することで以下の効果が期待できる

回路解析シミュレーションによるトラブル対応 及び原因不明クレーム対応 －誤動作や異常波形の原因解明と再発防止－信頼性学会発表原稿 20 feb2015

Recommended

Recommended

More Related Content

What's hot

What's hot (20)

Viewers also liked

Viewers also liked (20)

Similar to 回路解析シミュレーションによるトラブル対応 及び原因不明クレーム対応 －誤動作や異常波形の原因解明と再発防止－信頼性学会発表原稿 20 feb2015

Similar to 回路解析シミュレーションによるトラブル対応 及び原因不明クレーム対応 －誤動作や異常波形の原因解明と再発防止－信頼性学会発表原稿 20 feb2015 (20)

More from マルツエレック株式会社 marutsuelec

More from マルツエレック株式会社 marutsuelec (20)