2INPUT OR GATEの等価回路モデル

1. 2INPUT OR GATEの等価回路モデル
Copyright (C) Marutsuelec 2016 1
1.PWM ICのデバイスモデリング
1.1 Start Up
1.2 UVLO
1.3 OVP
1.4 REFERENCE
1.5 Oscillator
1.6 RSQB Flip Flop
1.7 SRQ Flip Flop
1.8 HYSTERESIS COMPARATOR
1.9 Output Drive
1.10 Delay
1.11 2INPUT COMPARATOR
1.12 2INPUT OR GATE
1.13 3INPUT COMPARATOR
1.14 4INPUT NOR GATE
2016年5月4日
マルツエレック株式会社
http://www.marutsu.co.jp/
PWM ICのデバイスモデリング

2. 2Copyright (C) Marutsuelec 2016
ICのABMモデリング
基本構成ブロックのモデリング
フライバックコンバータのシミュレーション
フライバックコンバータのシミュレーション

3. 3
ICのデバイスモデリング
Copyright (C) Marutsuelec 2016
ICの事例(モータ・ドライバ・IC)：ブロック図+機能スペックから等価回路モデリング

4. 4
ABMのデバイスモデリング
[事例]デジタル素子
Copyright (C) Marutsuelec 2016
AND2_ABM
IN+
IN-
OUT+
OUT-
E1
IF(V(1)>1.08 & V(2)>1.08, {VOH}, {VOL})
EVALUE
R1
10
C1
10p
000
3
1
2
PARAMETERS:
VOL = 0VOH = 2.5
IN+
IN-
OUT+
OUT-
E2
IF(V(1)>1.08, {VOL}, {VOH})
EVALUE
R2
10
C2
10p
000
1 2
PARAMETERS:
VOL = 0VOH = 2.5
V1
TD = {1/FREQ}
TF = 1n
PW = {D/FREQ}
PER = {1/FREQ}
V1 = 0
TR = 1n
V2 = 1.709
0
{tdly /1k}
0
Rdly 2
1k
N3
0
Cdly 2
{tdly /1k}
N1
VOL = 0
U2
AN
N2
U5
INV_ABM
VOH = 1.709
VOL = 0
INV_ABM
端子1 端子2 端子3
H H H
L H L
H L L
L L L
端子1 端子2
H L
L H

5. 5
1.PWM ICのデバイスモデリング
4INPUT NOR GATE
RSQB Flip Flop
SRQ Flip Flop
2INPUT COMPARATOR
OVP
Oscillator
REFERENCE
Delay
UVLO
Start Up
3INPUT COMPARATOR
2INPUT OR GATE
Output Drive
HYSTERESIS COMPARATOR
Current Mode PWM Control
Low Operating Current Max: 4m[A]
UVLO:12[V]/8[V]
Soft Start Function
Over Voltage Protection 19[V]
Copyright (C) Marutsuelec 2016

6. 6
IN+
IN-
OUT+
OUT-
E1
LIMIT(IF(V(INA)>10m|V(INB)>10m,5,0),0,5)
EVALUE
0
OUT_OR
-
+
+
-
E3
E
0
IN_OR1 INA
R1
10MEG
0
-
+
+
-
E4
E
0
INBIN_OR2
R2
10MEG
0
0
0
V1
TD = 1u
TF = 10n
PW = 1u
PER = 3u
V1 = 0
TR = 10n
V2 = 5
V2
TD = 1.5u
TF = 10n
PW = 1u
PER = 3u
V1 = 0
TR = 10n
V2 = 5
V
V
V
1.PWM ICのデバイスモデリング
1.12 2 INPUT OR GATE
等価回路図
OR2 OR1 OUT
0 0 0
0 1 1
1 0 1
1 1 1
真理値表
Copyright(C) MARUTSU ELEC CO.
LTD

7. 7
*$
* PART NUMBER: 2INPUT_OR
* COMPONENTS: 2INPUT_OR
* MANUFACTURER: Bee Technologies
* All Rights Reserved Copyright (C) Bee Technologies Inc. 2015
.SUBCKT 2INPUT_OR IN_OR1 IN_OR2 OUT_OR
E_E4 INB 0 IN_OR2 0 1
R_R1 INA 0 10MEG
E_E1 OUT_OR 0 VALUE { LIMIT(IF(V(INA)>10m|V(INB)>10m,5,0),0,5) }
R_R2 INB 0 10MEG
E_E3 INA 0 IN_OR1 0 1
.ENDS 2INPUT_OR
*$
1.PWM ICのデバイスモデリング
1.12 2 INPUT OR GATE
シンボル図
ネットリスト
Copyright(C) MARUTSU ELEC CO.
LTD

8. 8
1.PWM ICのデバイスモデリング
1.12 2 INPUT OR GATE
評価回路図
Copyright(C) MARUTSU ELEC CO.
LTD

9. Input2
Output
9
Input1
1.PWM ICのデバイスモデリング
1.12 2 INPUT OR GATE
シミュレーション結果
Copyright(C) MARUTSU ELEC CO.
LTD

10. 10Copyright (C) Marutsuelec 2016