This document describes a digital circuit that sums 4 binary inputs and displays the output using LEDs. It contains the truth table and equations for the sum outputs and carry outputs. It also describes a BCD to 7-segment decoder circuit that displays the sum outputs. The key components used are logic gates like AND, OR, XOR from the 7400 TTL series.

1. “Circuito Digital Sumador” de 4 Numeros de 2 Bits
Logica utilizada para la elaboración de tablas
Básicamente esta es la representación del circuito digital.
B D F Z0 K1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
R3
150Ω
S1
Key = B
VCC
5V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
VCC
5V
S2
Key = D
S3
Key = F
U14A
74LS136N
U15A 74LS04N
U16A
74LS32N
U6A
74LS08N
U3A 74LS04N U4A
74LS08N
U7A
74LS08N
U8A 74LS32N
U9A
74LS08N
LED2
K1
S4
Key = A
S5
Key = C
S6
Key = E
U17A
74LS08N
U18A
74LS32N
LED3
Z1'
U19A
74LS04N
U20A
74LS08N
U21A
74LS04N
R1
150Ω
LED4
ZO
U5A
74LS08NU22A
74LS08N
U24A 74LS32N
LED1
K2 R6
150Ω
R4
150Ω
LED6
Z1
U13A
74LS86N
R2
150Ω
U23A
74LS86N
U10A
74LS08N
LED5
K3 R5
150Ω
R7
150Ω
LED7
Z2
R8
150Ω
LED8
Z3
U25A
74LS86N
U26A
74LS08N
ACARREOS NOMBRADOS COMO K1, Z1',K2 Y K3.
SALIDAS DEL CIRCUITO NOBRADOS COMO: ZO,Z1,Z2 Y Z3
K1 = "LED 2"
Z1' = "LED 3"
K2 = "LED 1"
K3 = "LED 5"
ZO = "LED 4" Numero menor
Z1 = "LED 6"
Z2 = "LED 7"
Z3 = "LED 8" Numero Mayor

2. 𝑍 𝑂 = 𝐵( 𝐷 ⊕ 𝐹) + 𝐵( 𝐷 ⊕ 𝐹)
𝐾1 = 𝐵( 𝐷 ⊕ 𝐹) + 𝐷𝐹
K1 A C Z1' K2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
𝑍1′ = 𝐾1( 𝐴 ⊕ 𝐶)+ 𝐾1 ( 𝐴 ⊕ 𝐶)
𝐾2 = 𝐾1( 𝐴 ⊕ 𝐶) + 𝐴𝐶
Z1' E Z1 K3
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
𝑍1 = ( 𝑍1′⊕ 𝐸)
𝐾3=𝑍1′ 𝐸
K2 K3 Z2 Z3
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
𝑍2 = ( 𝐾1 ⊕ 𝐾2)
𝑍3=𝐾1 𝐾2

3. Ecuaciones de salida:
𝑍 𝑂 = 𝐵( 𝐷 ⊕ 𝐹) + 𝐵( 𝐷 ⊕ 𝐹)
𝑍1 = ( 𝑍1′⊕ 𝐸)
𝑍2 = ( 𝐾1 ⊕ 𝐾2)
𝑍3=𝐾1 𝐾2

4. “Decodificador” BCD A Código 7 Segmentos
Los valoresde entradadel codificadorse vana dar por losresultadosobtenidosen el sumador
(Z0,Z1,Z2 Y Z3).
Z3 Z2 Z1 Z0 ZA ZB ZC ZD ZE ZF ZG
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 1 1
1 0 1 0 X X X X X X X
1 0 1 1 X X X X X X X
La representación del circuito digital es:
U1A
74LS86D
U2A
74LS32N
U3A 74LS15N
U4A74LS136N
U5A 74LS11N
U6A
74LS08N
U7A
74LS04N
U8A
74LS04N
U9A
74LS04N
U10A
74LS04N
U11A
74LS04N
U12A
74LS32N
U14A
74LS136N
U15A 74LS04N
U16A
74LS32NU13A 74LS32N
U17A
74LS32N
U18A
74LS32N
U19A
74LS32N
U20A
74LS32N
U21A74LS11N
U22A
74LS08N
U23A74LS32N
U24A
74LS32N
U25A
74LS32N
U26A
74LS08N
U27A
74LS32N
U28A
74LS32N
U29
A B C D E F G
CA
H
R1
220Ω
0
U30
Key = Z3
0
U31
Key = Z2
0
U32
Key = Z1
0
U33
Key = Z0

5. Ecuaciones de salida
𝑍 𝑎 = 𝑍1 + 𝑍3 + (𝑍2 ⊕ 𝑍0)
𝑍 𝐵 = 𝑍2 + (𝑍1 ⊕ 𝑍0)
𝑍 𝑐 = 𝑍1 + 𝑍0 + 𝑍2
𝑍 𝑑 = 𝑍0( 𝑍2 + 𝑍1) + 𝑍3 𝑍2 𝑍1 + 𝑍2 𝑍1 𝑍0
𝑍 𝑑 = 𝑍0( 𝑍2 + 𝑍1)
𝑍 𝑓 = 𝑍3 + 𝑍1( 𝑍2 + 𝑍0) + 𝑍3 𝑍2 𝑍0
𝑍 𝑔 = 𝑍3 + ( 𝑍2 ⊕ 𝑍1) + 𝑍1 𝑍0
DECODIFICADOR

7. La unión de ambos circuitos se puede representar de la siguiente manera.