Recommended
More Related Content
What's hot
What's hot (20)
Similar to Makerの「道具」としてのカスタムLSI
Similar to Makerの「道具」としてのカスタムLSI (20)
More from Junichi Akita
More from Junichi Akita (20)
Makerの「道具」としてのカスタムLSI
- 1. Interface Device Laboratory, Kanazawa University http://ifdl.jp/ Makerの「道具」としての カスタムLSI 秋田純一(@akita11) H-12-01で展示中
- 2. 2018/8/4 http://ifdl.jp/ @akita11 自己紹介 本業：金沢大の教員 専門：集積回路、イメージセンサ、インタラクション 好きなプロセスはCMOS 0.35um 副業：Maker、ハンダテラピスト 好きな半田はPb:Sn=40:60
- 4. 2018/8/4 http://ifdl.jp/ @akita11 LチカLSI動画：Contents Lチカ：555、マイコンでもできるが、専用LSIで CMOS 0.18um 5Al 2.5mm x 2.5mm RingOSC x 1001 T-FF (Div)
- 5. 2018/8/4 http://ifdl.jp/ @akita11 ニコ動でいただいたコメント こっから？ ニコ技界のTOKIO ゲートの無駄遣い ここから！！？ ひでえ、勿体ない使い方wwwww マジかよ。レジストレベルの設計とかガチすぎる。 無駄遣い過ぎるだろw 贅沢というかなんというか え？まじでここからかよ」wwww」」 IC版FusionPCB的なところが現れれば・・・ (FPGAでは)いかんのか？ 俺はFPGAで我慢することにする いや、そこまでは必要ないです 量産品すらFPGA使う時代に専用LSI・・・ アマチュアはFPGAで良いんだよなぁ・・・w
- 7. 2018/8/4 http://ifdl.jp/ @akita11 LSIの歴史：Moore（ムーア）の法則 ref: http://www.intel.com/jp/intel/museum/processor/index.htm G.Mooreが1965年に論文[1]で述べる→C.Meadが「法則」と命名→「予測」→「指針（目標）」へ 素子を微細化する＝いいことがたくさんある（性能↑、消費電力↓などなど） [1] G.E.Moore, "Cramming more components onto integrated circuits," IEEE Solid-State Circuit Newsletter, Vol.11, No.5, pp.33-35, 1965.
- 8. 2018/8/4 http://ifdl.jp/ @akita11 ムーアの法則がもたらしたもの(1) DEC VAX(1976) 1MIPS Cray-1 (1978) 100MIPS MIPS：Million Instruction Per Second （World’s 1st Super Computer） 性能向上 20000MIPS 10MIPS 100MIPS 20MIPS 20000MIPS 109MFLOPS そこそこの性能の利用分野の拡大＋
- 9. 2018/8/4 http://ifdl.jp/ @akita11 「Lチカ」のパラダイムシフト マイコン(MCU)を使って 「Lチカ」しない理由がない コスト、機能性、・・・ コンピュータの使い方がもったいなくなくなった MCU #Component=1 $1 Oscillator(555) #Component=4 $1.5 while(1){ a = 1; sleep(1); a = 0; sleep(1); } 可能だが非現実的なLチカ 合理的なLチカ
- 10. 2018/8/4 http://ifdl.jp/ @akita11 ムーアの法則がもたらしたもの(2) LSI設計・製造コストの高騰 シャトル製造サービス〜$1k 製造初期コスト（マスク）〜$1M 設計ツール 〜$1M 秘密保持契約（NDA; Non Disclosure Agreement） : Priceless 製造工場 〜$1G cf:プリント基板製造（$10～）、Arduino（$10～） cf: 設計CAD＆コンパイラ（IDE）（Free～） 「専用LSIつくってLチカ」ってもったいない＆無駄遣いすぎる
- 11. 2018/8/4 http://ifdl.jp/ @akita11 LSIは「エリンギ」になったか？ 農林水産省「平成２０年度 農林水産物貿易円滑化推進事業 台湾・香港・シンガポール・タイにおける品目別市場実態調査 （生鮮きのこ）報告書」(林野庁経営課特用林産対策室 )より エリンギで、どんな料理をつくってもOK LSIで、どんな回路つくってもOK・・・じゃない！ なんとなく「すごいものを作るもの」という意識 10年かかって 「定番キノコ」に
- 13. 2018/8/4 http://ifdl.jp/ @akita11 MakerがLSIを「つくる」ためのハードル 設計CAD Cadence/Synopsys: 高すぎ、高機能すぎ 製造方法 高すぎ、時間かかりすぎ（1000万円・半年） NDAが厳しすぎ ユーザ・コミュニティ 現状は専門家ばかり・・・閉塞感
- 14. 2018/8/4 http://ifdl.jp/ @akita11 「オレMCU」はどうか？ ARM Cortex-M0 DesignStartプログラム 誰でも申請OK、評価目的でCortex-M0のHDLソース
- 15. 2018/8/4 http://ifdl.jp/ @akita11 「自作Cortex-M0でLチカ」：やってみた 0: 23a0 movs r3, #160 ; 0xa0 2: 05db lsls r3, r3, #23 4: 4c0b ldr r4, [pc, #44] 6: 4f0c ldr r7, [pc, #48] 8: 2201 movs r2, #1 a: 601a str r2, [r3, #0] c: 2500 movs r5, #0 e: 6025 str r5, [r4, #0] 10: 2600 movs r6, #0 12: 3601 adds r6, #1 14: 42be cmp r6, r7 16: d1fc bne.n 12 <main+0x12> 18: 3501 adds r5, #1 1a: 2dff cmp r5, #255 ; 0xff 1c: d1f7 bne.n e <main+0xe> 1e: 2200 movs r2, #0 20: 601a str r2, [r3, #0] 22: 25ff movs r5, #255 ; 0xff 24: 2600 movs r6, #0 26: 3601 adds r6, #1 28: 42be cmp r6, r7 2a: d1fc bne.n 26 <main+0x26> 2c: 3d01 subs r5, #1 2e: 2d00 cmp r5, #0 30: d1f8 bne.n 24 <main+0x24> 32: e7e9 b.n 8 <main+0x8> 34: 50000004 38: 0000270f #define GPIO 0x50000000 #define PWMDUTY 0x50000001 #define WAIT 10000 // 3,000,000=0.3s / 256 -> 10,000 void main() { volatile unsigned int w; volatile unsigned int d; while(1){ *(volatile unsigned int *)GPIO = 0x0001; for (d = 0; d < 256; d++){ *(volatile unsigned int *)PWMDUTY = d; for (w = 0; w < WAIT; w++); } *(volatile unsigned int *)GPIO = 0x0000; for (d = 255; d >= 0; d--){ *(volatile unsigned int *)PWMDUTY = d; for (w = 0; w < WAIT; w++); } } } arm-gcc/gas VerilogHDL module imem(clk, addr, data2); input clk; input [31:0] addr; output [31:0] data2; reg [31:0] data, data2; // 0x00000000 - 0x1fffffff : code (0x00000000-0x000000c0: int.vec.) // code memory: little-endian (LSB=1st byte / MSB=2nd byte) wire [31:0] addr2; assign addr2 = {addr[31:2], 2'b00}; always @(addr2) begin case (addr2) 32'h00000000 : data <= 32'h0020000; // insital SP 32'h00000004 : data <= 32'h0000101; // reset (bit[0]=T) 32'h00000100 : data <= {16'h05db,16'h23a0}; 32'h00000104 : data <= {16'h4f0d,16'h4c0c}; 32'h00000108 : data <= {16'h601a,16'h2201}; 32'h0000010c : data <= {16'h6025,16'h2500}; 32'h00000110 : data <= {16'h3601,16'h2600}; 32'h00000114 : data <= {16'hd1fc,16'h42be}; 32'h00000118 : data <= {16'h2dff,16'h3501}; 32'h0000011c : data <= {16'h2200,16'hd1f7}; 32'h00000120 : data <= {16'h25ff,16'h601a}; 32'h00000124 : data <= {16'h2600,16'h6025}; 32'h00000128 : data <= {16'h42be,16'h3601}; 32'h0000012c : data <= {16'h3d01,16'hd1fc}; 32'h00000130 : data <= {16'hd1f7,16'h2d00}; 32'h00000134 : data <= {16'h0000,16'he7e8}; 32'h00000138 : data <= 32'h50000004; 32'h0000013c : data <= 32'd1999; default: data <= 32'h0; endcase end always @(posedge clk) begin data2 <= data; end endmodule 「Lチカ」＆「Lほわ」 Thumb命令
- 16. 2018/8/4 http://ifdl.jp/ @akita11 「Lチカ専用Cortex-M0」：設計してみた CMOS 0.18um 5Al 0.55mm x 0.65mm ※このチップの設計は、東京大学大規模集積システム設計教育研究センターを通し、 日本ケイデンス株式会社、シノプシス株式会社研究センターの協力で行われたものです。 ※このチップの設計で使用したライブラリは、京都大学情報学研究科 田丸・小野寺研究室の 成果によるもので、京都工芸繊維大学 小林和淑教授によりリリースされたものです。 ※このチップの試作は、東京大学大規模集積システム設計教育研究センターを通し、 ローム(株)および凸版印刷(株)の協力で行われたものです。 Synopsys Design Compiler & IC Compiler ※クロック周波数＝10MHz
- 17. 2018/8/4 http://ifdl.jp/ @akita11 オレLSI：アナログLSI 男はだまって555 CMOS 0.18um 1P5M CMPx2+DFF+DisChgTr 本家とピン互換
- 19. 2018/8/4 http://ifdl.jp/ @akita11 MakeLSI: －CADツール 探せばいろいろある（フリーウエア） レイアウトツール：Wgex / Glade 回路シミュレーション：LTspice / Spice3 論理合成・配置配線: Alliance/Qflow H12-01で設計体験やってます プロジェクト内の標準ツール 使用法・設計法のノウハウの 共有・蓄積 IPの分散開発・蓄積
- 21. 2018/8/4 http://ifdl.jp/ @akita11 MakeLSI: －データの蓄積・再利用 GitHub上でデータを共有＝再利用OK NDA-Free設計ルール= NDA-Free IP 迅速なIP開発 共通設計環境・プロセス 多くの参加者による開発 品質が低い場合もある（バグ、エラー） 品質も参加者により改善される？ Cf. OSS (Open Source Software; Linux, etc.) 品質はコミュニティメンバにより迅速に改善 コミュニティメンバの開発・改良への熱意 オープンな枠組み（ソースコード、ライセンス）が必要