Ripte (ranguman ilmu pengetahuan teknik elektro)

1. RIPTE
(RANGUMAN ILMU PENGETAHUAN TEKNIK ELEKTRO)
• Gerbang Logika
• Adder
• Decoder dan Encoder
• Multiplexer dan Demultiplexer
• Flip-Flop
Oleh :
Rizky Jalu Putra Safian
1303030013

2. GERBANG LOGIKA DASAR
Gerbang Logika € blok dasar untuk membentuk rangkaian
elektronika digital
➢ Sebuah gerbang logika mempunyai satu terminal
output dan satu atau lebih terminal input
➢Output-outputnya bisa bernilai HIGH (1) atau LOW (0)
tergantung dari level-level digital pada terminal inputnya.
➢Ada 7 gerbang logika dasar : AND, OR, NOT, NAND,
NOR, Ex-OR, Ex-NOR
tput
inp
Gerbang
logika
ouut

3. Gerbang AND
Input A
Input B
Output X
SimbolgerbanglogikaAND
Operasi AND :
• Jika Input A AND B keduanya HIGH, maka output X akan HIGH
• Jika Input A atau B salah satu atau keduanya LOW maka output
X akan LOW
Tabel Kebenaran
gerbang AND – 2 input
INPUT Output
XA B
0 0 0
0 1 0
1 0 0
1 1 1

4. Cara kerja Gerbang AND :
1 1
0 0
A B
X = A.B
5 V
X=A.B
Analogi elektrikal gerbangAND
+5V
A
B
GerbangANDdenganswitchTransistor

5. Gerbang AND dengan banyak Input
X=A.B.C.D
A
B
C
D
AND – 4 input
X=A.B.C.D.E.F.G.H
A
B
C
D
E
F
G
H AND – 8 input
TabelKebenaranAND-4input
INPUT Output
XA B C D
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

6. Gerbang OR
Input A
Input B
Output X
Simbolgerbanglogika OR
Operasi OR :
• Jika Input A OR B atau keduanya HIGH, maka output X akan HIGH
• Jika Input A dan B keduanya LOW maka output X akan LOW
Tabel Kebenaran
gerbang OR – 2 input
INPUT Output
XA B
0 0 0
0 1 1
1 0 1
1 1 1

7. Cara kerja Gerbang OR :
0
A
X = A+B
5 V
1
1
0
B
X=A+B
Analogi elektrikal gerbang OR
+5V
A
B
GerbangORdenganswitchTransistor

8. Gerbang OR dengan banyak Input
X=A+B+C
A
B
C
OR – 3 input
X=A+B+C+D+E+F+G+H
A
B
C
D
E
F
G
H OR – 8 input
TabelKebenaran OR-3input
INPUT Output
XA B C
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

9. Gerbang NOT / INVERTER
Input A Output X
Simbolgerbanglogika NOT
Operasi NOT :
• Jika Input A HIGH, maka output X akan LOW
• Jika Input A LOW, maka output X akan HIGH
X = A
Tabel Kebenaran
gerbang NOT / INVERTER
INPUT
A
Output
X
0 1
1 0

10. Gerbang NAND
Input A
Input B
Input A
Input B
Output XOutput X
ATAU
Simbolgerbanglogika NAND
Operasi NAND :
• Merupakan Inversi (kebalikan) dari operasi AND
• Jika Input A AND B keduanya HIGH, maka output X akan LOW
• Jika Input A atau B atau keduanya LOW, maka output X akan HIGH
Tabel Kebenaran
gerbang NAND
X= A.B
INPUT Output
XA B
0 0 1
0 1 1
1 0 1
1 1 0

11. Gerbang NAND dengan banyak Input
X=A.B.C
A
B
C
NAND – 3 input
X=A.B.C.D.E.F.G.H
A
B
C
D
E
F
G
H NAND – 8 input
TabelKebenaran NAND-3input
INPUT Output
XA B C
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

12. Gerbang NOR
Input A
Input B
Input A
Input B
Output XOutput X
ATAU
Simbolgerbanglogika NOR
Operasi NOR :
• Merupakan Inversi (kebalikan) dari operasi OR
• Jika Input A dan B keduanya LOW, maka output X akan HIGH
• Jika Input A OR B salah satu atau keduanya HIGH,
maka output X akan LOW
Tabel Kebenaran
gerbang NOR X=A+B
INPUT Output
XA B
0 0 1
0 1 0
1 0 0
1 1 0

13. Gerbang Ex-OR
Input A
Input B
Output X
Simbolgerbanglogika Ex-OR
Operasi Ex-OR :
• Ex-OR adalah kependekan dari Exclusive OR
• Jika salah satu dari kedua inputnya HIGH (bukan kedua-
duanya), maka output X akan HIGH
• Jika kedua inputnya bernilai LOW semua atau HIGH semua,
maka output X akan LOW

14. Tabel Kebenaran Gerbang Ex-OR
PersamaanLogika Ex-OR
X=A+B
A
B
X
BerdasarkanTabel Kebenarandi atas(yangbernilai output =1),
Ex-ORdapatdisusun dari gerbangdasar:AND,ORdanNOT
PersamaanEX-OR(dariAND,ORdanNOT):
X=AB+AB
A
B
X
GerbangEx-ORdariAND, OR, NOT Simbol logikaEx-OR
INPUT OUTPUT
A B X
0 0 0
0 1 1
1 0 1
1 1 0

15. Gerbang Ex-NOR
Input A
Input B
Output X
Simbolgerbanglogika Ex-NOR
Operasi Ex-NOR :
• Ex-NOR merupakan kebalikan dari Ex-OR
• Jika salah satu dari kedua inputnya HIGH (bukan kedua-
duanya), maka output X akan LOW
• Jika kedua inputnya bernilai LOW semua atau HIGH semua,
maka output X akan HIGH

16. Tabel Kebenaran Gerbang Ex-NOR
PersamaanLogika Ex-NOR
X=A+B
BerdasarkanTabel Kebenarandi atas(yangbernilai output =1),
Ex-NORdapatdisusun dari gerbangdasar:AND,ORdanNOT
Persamaan EX-NOR(dariAND,ORdanNOT):
X=AB+AB
A
B
X
A
B
X
GerbangEx-NORdariAND, OR, NOT Simbol logikaEx-NOR
INPUT OUTPUT
A B X
0 0 1
0 1 0
1 0 0
1 1 1

17. RINGKASAN JENIS GERBANG LOGIKA
INPUT Output
XA B
0 0 0
0 1 1
1 0 1
1 1 1
INPUT
A
Output
X
0 1
1 0
INPUT Output
XA B
0 0 1
0 1 1
1 0 1
1 1 0
N
o
NAMA TIPE IC Simbol
Logika
Persamaa
n
Tabel
Kebenaran
1 AND 7408
A
B
X
X=A.B
INPUT Output
XA B
0 0 0
0 1 0
1 0 0
1 1 1
2 OR 7432
A
B X
X=A+B
3 NOT 7404 A X
X=A
4 NAN
D
7400
A X
B X=A.B

18. RINGKASAN JENIS GERBANG LOGIKA……cont
INPUT Output
XA B
0 0 1
0 1 0
1 0 0
1 1 0
INPUT OUTPUT
A B X
0 0 0
0 1 1
1 0 1
1 1 0
N
o
NAMA TIPE
IC
Simbol
Logika
Persamaa
n
Tabel
Kebenaran
5 NOR 7402
A X
B X=A+B
6 Ex-OR 7486
A X
B
X=A + B
7 Ex-
NOR
A X
B
X=A + B
INPUT OUTPUT
A B X
0 0 1
0 1 0
1 0 0
1 1 1

19. ANALISAPE-WAKTU-AN
Carapenganalisaan response output terhadapkombinasiinput-inputnya
padaperiode waktutertentu,
Carapenganalisaaanyanglain adalahdengan TabelKebenaran
Peralatan yangdigunakan disebut : TimingDiagram(Diagram pe-waktu-an).
BentukTimingDiagram:
1
A
X
1
0
0
1
B
0
t1 t2 t3 t4 t5t0
INPUT
OUTPUT

21. Merupakan Rangkaian Logika kombinasi yang
berfungsi melakukan operasi bilangan biner
Penjumlahan biner 1-bit terdiri atas :
Half Adder
Full Adder

22. Rangkaian Penjumlah yang tidak menyertakan
bawaan sebelumnya (previous carry) pada Inputnya

25. Rangkaian Penjumlah yang meyertakan bawaan
sebelumnya.

26. Implementasi XOR dengan Full
Adder

28. Rangkaian Logika yang melakukan proses
penjumlahan data biner n-bit
Contoh :
 Full Adder Paralel 4-bit memiliki Input A3,
A2, A1, A0 untuk Input A dan B3, B2, B1, B0
untuk Input B serta S3, S2, S1, S0 untuk Output
S

29. Cn
Cn
S3S
A3
B3
A
B FA 1-Bit
CP
S2S
A2
B2
A
B FA 1-Bit
CP
Cn
S1S
A1
B1
A
B FA 1-Bit
CP
Cn
S0S
A
B FA 1-Bit
CP
Co (Carry out)
A0
B0
(Carry in)
A3
A2
A1
A0
B3
B2
B1
B0
S3
FA Paralel S2
4-Bit S1
S0
Co
Ci
Skema Rangkaian Simbol Rangkaian

30. +
Operasi Full Adder 4-Bit dapat ditunjukkan dalam
proses Penjumlahan Sebagai berikut
3
2
Pada Full Adder 4 bit di atas, Augend dan addend
 Bilangan Positif, Hasilnya juga Positif
C
i
A
B
=
= A3A2A1A0
= B3B2B1B0
0
= 0011
= 0010
S
CO
= S3S2S1S0
=
= 0101
0

31. dan S disimpan dalam suatuData pada A, B, Ci, Co
Register
Register merupakan Elemen Digital yang berfungsi
menyimpan data dalam bentuk Biner (0 dan 1)
Tanda Bilangan Positif  0
Tanda Bilangan Negatif  1
Sehingga diperlukan Register dengan panjang n+1 Bit
(Bilangan Biner + Tanda) dimana Tanda Bilangan
merupakan MSB

32. Encoder
Encoder merupakan rangkaian logika yang berfungsi
mengubah data yang ada pada inputnya menjadi kode biner
pada outputnya
Inputan 2n akan menghasilkan n output

33. Simbol
Encoder 8 to 3
I0
I1
I2
I3
I4
I5
I6
I7
Y0
Y1
Y2
Encoder 4 to 2
I0
I1
I2
I3
Y0
Y1

34. Tabel kebenaran & Rangkaian
INPUT OUTPT
1 2 3 4 5 6 7 8 C B A
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1

35. IC Encoder

36. Decoder
Adalah rangkaian logika yang berfungsi mengkode ulang
atau menafsirkan kode-kode binerpada inputnya menjadi
data asli pada outputnya.
Decoder merupakan kebalikan dari fungsi encoder

37. Simbol
Decoder 3 to 8
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
I0
I1
I2
Decoder 2 ke 4
I0
I1
Y0
Y1
Y2
Y3

38. Tabel Kebenaran
INPUT OUT PUT
X Y Z 0 1 2 3 4 5 6 7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

39. IC Decoder

40. Multiplexer (MUX)
Rangkaian logika dengan fungsi memilih data yang ada pada
inputnya untuk disalurkan ke output dengan bantuan sinyal
pemilih/sinyal kontrol
Jumlah input MUX adalah 2n dengan n adalah jumlah bit
sinyal pemilih

41. Simbol MUX
MUX 2 ke 1
I0
I1
Y
S
MUX 4 ke 1
I0
I1
I2
I3
Y
S1 S0
MUX 8 ke 1
I0
I1
I2
I3
Y
S2 S1
I4
I5
I6
I7
S0

42. Cara Kerja
MUX dapat diumpamakan seperti saklar, dalam hal ini
pemindahan saklar dilakukan dengan memberikan sinyal
pemilih (S).
Pemberian sinyal pada S menyebabkan data yang diinputkan
pada input dipilih untuk disalurkan pada Y

43. Tabel Kebenaran & Rangkaian
PEMILIH OUTPUT
S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3

44. IC MUX

45. Demultiplexer (DEMUX)
Rangkaian logika yang berfungsi menyalurkan data yang ada
pada input ke salah satu dari beberapa output dengan
bantuan sinyal pemilih/sinyal kontrol
Jumlah output DEMUX adalah 2n dengan n adalah jumlah bit
sinyal pemilih

46. Simbol DEMUX
DEMUX 1 ke 2
Y0
Y1
I
S
DEMUX 1 ke 4
Y0
Y1
Y2
Y3
I
S1 S0
DEMUX 1 ke 8
Y0
Y1
Y2
Y3
S2 S1
Y4
Y5
Y6
Y7
S0
I

47. Cara Kerja
Pemberian sinyal pemilih (S) menyebabkan data yang diinput
pada I didistribusikan ke output Yx sehingga Y=Ix
Ketika sebuah output demux sedang menyalurkan data
inputnya, maka output-output yang lain akan bernilai rendah
(0)s

48. Tabel Kebenaran & Rangkaian
PEMILIH OUT PUT
S1 S0 Y0 Y1 Y2 Y3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

49. IC DEMUX

50. FLIP-FLOP
oDasar dari rangk berurut
oDisusun dari r. kombinasi dengan umpan balik
→ ada tundaan waktu (time delay)
→ tundaan waktu ada pada setiap gerbang
oRangkaian yang mempunyai 2 keluaran saling
komplemen (satu komplemen dari yang lain), masukan
boleh 1, boleh 2
oAda 4 bentuk dasar flip-flop:
Flip-flop RS (urut abjad singkatan Set Reset)
Flip-flop JK (hanya huruf abjad, mirip RS)
Flip-flop T (Toggle)
Flip-flop D (Delay atau Data)

51. Flip-flop RS
Dasar dari semua flip-flop
Disusun dari NOR atau NAND
Flip-flop NOR
.
A
(S
)
B
(R
)
Q
Q
A B Q Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 0 0
AB= 00, jika Q= 0 → Q= 1 → Q= 0 stabil pada Q=0
Q= 1 → Q= 0 → Q= 1 stabil pada Q=1
AB= 01, jika Q= 0 → Q= 1 → Q= 0 stabil pada Q=0
Q= 1 → Q= 0 → Q= 0 → Q= 1 → Q= 0
stabil pada Q=1
AB= 10, jika Q= 0 → Q= 0 → Q= 1 stabil pada Q=1
Q= 1 → Q= 0 → Q= 1 stabil pada Q=1
AB= 11, jika Q= 0 → Q= 0 → Q= 0 stabil pada Q=0 dan Q=0
Q= 1 → Q= 0 → Q= 0 stabil pada Q=0 dan Q=0
AB=11 terlarang karena kedua keluaran 0 melanggar
ketentuan komplementasi.
A B Q Q
0 0 Q- Q- Hold
0 1 0 1 Set
1 0 1 0 Reset
1 1 - - Forbidden

52. Flip-flop NAND
Set Q→1
Reset Q→0
A
B
Q
Q
S Q
R Q
S R Q Q
0 0 - -
0 1 1 0
1 0 0 1
1 1 Q- Q-
S R Q Q
0 0 Q- Q- Hold
0 1 0 1 Set
1 0 1 0 Reset
1 1 - - Forbidden Simbol
umum
Logika negatif

53. Persamaan Keadaan Berikut
Keadaan berikut
R S Q Q+
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 -
1 1 1 -
Q RS 00 01 11 10
0 1 x
1 1 1 x
Q+= S + RQ RS= 0
Q Q+ R S
0 0 x 0
0 1 0 1
1 0 1 0
1 1 0 x

54. Flip-flop RS Tertabuh
(Clocked RS Flip-flop)
CK= 0 → R’= 0 S’= 0 : Hold
CK= 1 → R’= R S’= S → berfungsi seperti tak
tertabuh
S
R
Q
Q
CK
R’
S’
S Q
>CK
R Q

55. Flip-flop T (Toggle)
Jika T=1 Toggle: Q+= Q →RS= 01 atau 10
jika T= 0 Hold: Q+= Q →RS= x0 untuk Q=0 atau 0x untuk Q=1
S Q
R Q
T
T Q Q+ R S
0 0 0 x 0
0 0 1 x 0
0 1 0 0 x
0 1 1 0 x
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 1 0
00 01 11 10
0 0 0 x x
1 1 1 0 0
00 01 11 10
0 x x 0 0
1 0 0 1 1
R= TQ
QQ+
T
S = TQ
QQ+
T
Q
T
Q
T
Simbol
Q Q+ T
0 0 0
0 1 1
1 0 1
1 1 0

56. Flip-flop JK
Mengatasi kelemahan RS yang melarang kedua input
berlogika 1, dengan membuatnya bekerja toggle untuk
masukan tersebut. Masukan diberi nama J dan K: J ~ S dan
K ~ R.
J K Q Q+ R S
0 0 0 0 x 0
0 0 1 1 0 x
0 1 0 0 x 0
0 1 1 0 1 0
1 0 0 1 0 1
1 0 1 1 0 x
1 1 0 1 0 1
1 1 1 0 1 0
00 01 11 10
0 x x 0 0
1 0 1 1 0
R= KQ
JK
Q
00 01 11 10
0 0 0 1 1
1 X 0 0 X
S= JQ
QQ+
T

57. Rangkaian dan simbol flip-flop JK
Q Q+ J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
S Q
R Q
K
J
J Q
K Q
Simbol
J K Q+
0 0 Q Hold
0 1 0 Reset
1 0 1 Set
1 1 Q Toggle
00 01 11 10
0 0 0 1 1
1 1 0 0 1
JK
Q
Q+= JQ + KQ

58. Flip-flop JK tertabuh
Simbol
J Q
>CK
K Q
Flip-flop Induk Budak:
Induk dikopikan ke budak pada periode CK= 0
Tidak peka atas perubahan masukan sesaat
S Q
R QK
J
CK
S M
R MK
J
CK
S L
R L
Q
Q

59. Flip-flop D (Delay)
Digunakan untuk memori
Hanya 1 masukan data
Keluaran mengikuti masukan selama CK aktif: Q+= D
D Q
>CK Q
CK
D
Q
Q
D Q Q+
0 0 0
0 1 0
1 0 1
1 1 1

60. Rangkuman Flip-flop:
Q Q+ R S
0 0 x 0
0 1 0 1
1 0 1 0
1 1 0 x
Q Q+ D
0 0 0
0 1 1
1 0 0
1 1 1
Q Q+ J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0
Q+= S + RQ
RS= 0
Q+= JQ + KQ
Q Q+ T
0 0 0
0 1 1
1 0 1
1 1 0
Q+= T + Q Q+= D

61. Sumber
https://four07.files.wordpress.com/2012/02/sistem-digital-11-
121.ppt
https://abuburhan1397.files.wordpress.com/2011/07/present
asi-bab6-flip-flop.ppt
http://www.kelasonline.net/wp-content/uploads/materi-
kuliah/komparator.pdf
http://dimasfirmanda.lecture.ub.ac.id/files/2012/10/7.-
Elektronika-Digital-Dekoder-Enkoder-7Segment.pptx
https://files2.smallpdf.com/files/8ddd87f2bd032eb063a09b98
86b85dde.pptx?name=Gerbang%20Logika%20Dasar.pptx