SlideShare a Scribd company logo
1 of 18
Download to read offline
Power MOSFETのスパイスモデル


     1.パワーMOSFETのスパイスモデル
     1.1 スタンダードモデル(パラメータモデル)
     1.2 プロフェッショナルモデル
         (ミラー容量を考慮した等価回路モデル)




      2011年4月21日(木曜日)
      株式会社ビー・テクノロジー
      http://www.bee-tech.com/
       horigome@bee-tech.com
       Copyright (C) Bee Technologies Inc. 2011   1
Power MOSFETのスパイスモデルの推移


MOSFET LEVEL=3(共通)
ミラー効果がない(スタンダードモデル)
ミラー効果がある(プロフェッショナルモデル)




           スタンダード
                                         プロフェッショナル
            モデル
                                            モデル
          (パラーメータ
                                         (等価回路モデル)
            モデル)




ミラー効果が影響する電気的特性は、
「ゲートチャージ特性」→「スイッチング特性」

               Copyright (C) Bee Technologies Inc. 2011   2
Power MOSFETのスパイスモデルの推移

デバイスモデリング教材をご活用下さい(12種類)



      スタンダード
               プロフェッショナル
       モデル
                  モデル
     (パラーメータ
               (等価回路モデル)
       モデル)




                       Copyright (C) Bee Technologies Inc. 2011   3
Power MOSFETのスパイスモデルの種類




               Copyright (C) Bee Technologies Inc. 2011   4
Power MOSFETのスパイスモデル

  MOSFET LEVEL

  LEVEL=1   Shichman-Hodges Model
  LEVEL=2   形状に基づいた解析モデル
  LEVEL=3   半経験則短チャネルモデル
  LEVEL=4   BSIM Model
  LEVEL=6   BSIM3 MODEL
  ・・・・・・・
  ・・


     MOSFET LEVEL=3 半経験則短チャネルモデルの特徴

     (1)2次元的な電位分布によるデバイスの長さ及び幅に対してスレッシュホルド電圧
        が敏感に影響を受ける。

     (2)ドレインが誘起するBarrier loweringによるドレイン電圧に対してのスレッシュ
        ホルド電圧の考慮。

     (3)リニア領域と飽和領域との間での緩やかな変化及びホットエレクトロンの速度
        飽和によって若干減少する飽和電圧、飽和電流の考慮。

                        Copyright (C) Bee Technologies Inc. 2011   5
Power MOSFETのスパイスモデル


MOSFET LEVEL=3                              Dra in


                                             RD
                    Cg b



                    Cg d                                       Cb d




              RG                                                      RB
                   RO S                                   Idrai n

      Ga te                                                                Bu l k




                     Cg s                    RS                Cb s



                                            So urce


                    Copyright (C) Bee Technologies Inc. 2011                        6
Power MOSFETのスパイスモデルの種類の相違点



 20V

 18V
                     MOSFET LEVEL=3 MODEL
 16V                 Bee Technologies MODEL(Professional)

 14V

 12V

 10V

  8V

  6V

  4V

  2V

  0V
       0        8n     16n     24n          32n      40n
           V(W1:2)   V(W201:2)
                        Time*1ms




                                        Copyright (C) Bee Technologies Inc. 2011   7
ミラー容量補正回路の考え方

         ← Io
                          Fig.1の回路図でコンデンサCoにdV/dtなる
                          立ち上がりを持つ電圧を印加すると流れる
                          電流は、(1)式になります。
   Co
                 dv/dt
                                      dV
                            Io  Co                                 ・・・・・・・・・・(1)
   0
                 図1                   dt
         Fig.1

  ここで基準容量Crefを外部電圧VINで制御出来る電圧制御可変容量は、
  (2)式になります。


        C(VIN )  VIN  Cref                                  ・・・・・・・・・・(2)


                                                                        Cref:固定値
                   Copyright (C) Bee Technologies Inc. 2011                          8
ミラー容量補正回路の考え方

(2)式を満足させる等価回路図(Fig.2)は下記になります。

                                             C(VIN)
                                                                             Io
                                                           2                ←
                                                     I1             I2
                   1




                                                     ←




                                                                        ←
                                                               R2
                             1E6*V(2,3)*(V(1,0)-1)

             VIN        R1                                          3
                                                                                  dv/dt
                                                           Cref
                                    ABM/I

                                         Io  I1  I 2                             図2

             0

                                           Fig.2
                       Io  I1  I 2                      ・・・・・・・・・・(3)

 R2をI2に影響しない微少抵抗(1E-6)とし、IoをC(VIN)に流れる電流と考慮
 すると(4)式で表現出来ます。

                     dV V (2,3)
        I 2  Cref             1E 6 V (2,3) ・・・・・・・・・・(4)
                     dt   R2
                        Copyright (C) Bee Technologies Inc. 2011                          9
ミラー容量補正回路の考え方

(2),(3),(4)式から
                               dV          dV
  I1  Io  I 2  C (VIN )        Cref 
                               dt          dt
                                dV          dV
                  VIN  Cref      Cref 
                                dt          dt
                                      dV
                  (VIN  1)  Cref      (VIN  1) 1E 6 V (2,3)
                                      dt
               1E 6 V (2,3)   (1,0)  1
                                 V                                    ・・・・・・・・・・(5)


    R1はABM/Iなるアナログビヘイビアモデルを使用し、(5)式を満足すれば

          Io  I1  I 2  1E 6 V (2,3)   (1,0)  1 Cref 
                                                               dV
                                           V
                                                               dt
R1は高抵抗(1E6)とする                                                            ・・・・・・・・・・(6)

                               Copyright (C) Bee Technologies Inc. 2011                   10
ミラー容量補正回路の考え方

C(VIN)は(2)式のように外部電圧VINによって制御出来ます。

           C(VIN)>Cref の時、(5)式に従いI1は増加します
           C(VIN)=Cref の時、I1=0
           C(VIN)<Cref の時、 (5)式に従いI1はマイナスになります
                                                                    V1     0Vdc
                                                       N13732
      V(N13732,N13744)*(V(N13807,0)-1)*1E6

                                                             R4

          N13807             ABM/I                        1u
                                                                                  V2     V1 = 0
                                                                                         V2 = 100v
                                                          N13744                        TD = 0
            VIN                                                                         TR = 1us
    10v               R3                                                                 TF = 1us
                                                           Cref                         PW = 5us
                    1MEG                                  1u                           PER = 10us



                                                                                       図3

                                                         0
            Run to time: 1us
                                                                     Fig.3
            Maximum step size: 10ns
                                Copyright (C) Bee Technologies Inc. 2011                             11
ミラー容量補正回路の考え方

電圧制御可変容量の等価回路を応用し、ミラー容量に適応させます。
MOSFETのVdg-Cdg特性はFig.4のような特性を示します。




     Co


                                             Co*(1+Vdg/Vj)^(-M)



                                                                  図4
   -Vdg     0                                   +Vdg

                               Fig.4

                Copyright (C) Bee Technologies Inc. 2011               12
ミラー容量補正回路の考え方

Vdgが0からVdssの区間ではFig.4に示される式にVdg-C(Vdg)特性は依存
し、Vdgがマイナスの区間では容量はCoで一定になります。

                                                 D

                                                      Fig.5のように制御システムを考慮
                                                      すると、Vdgを検出するとETABLE
                   制御電圧
     Vdgリミッタ       発生回路 容量可変回路                        により、Vdgに0~Vdssのリミッタを
                                                      かけます
               →            →

     ETABLE        EVALUE         ABM/I
                                                     Q1
 G



                                                       図5
                    Fig.5
                                                 S
                            Copyright (C) Bee Technologies Inc. 2011         13
ミラー容量補正回路の考え方

                                              M
                       Vdg 
      C (Vdg )  Co  1 
                                                 ・・・・・・・・・・(7)
                          Vj 
                              
 (7)式はVdgが0以下ではCoが一定となります。EVALUEにより、
 (7)式によるC(Vdg)を、


                                                  M
                      Vdg 
     E (Vdg )  Co  1 
                            
                          Vj 
                                                       ・・・・・・・・・・(8)
                            

 と考え、制御電圧発生回路の出力と考えます。この電圧により、容量可変回
 路を制御すればABM/Iの電流はVdgにより、(8)式に従って変化するのでミ
 ラー容量を補正する事が可能になります。

                  Copyright (C) Bee Technologies Inc. 2011             14
ミラー容量補正回路の考え方
                                                                   D




                        S
                    -   -
                    +   +
                                             R3
                   S2                        10MEG      DGD


            R1    CGD
            10M                                    S1
                                                    +   +
                                                   -    -

                                                        S     M1
  G




         M1:MOSFET LEVEL=3 MODEL

                                                                   S

      ミラー容量が表現出来るパワーMOSFETモデルの等価回路図
        (Bee Technologies Model) プロフェッショナルモデル

                  Copyright (C) Bee Technologies Inc. 2011             15
Power MOSFETのスパイスモデル

         *$
         *PART NUMBER: SPW11N60CFD
         *MANUFACTURER: Infineon Technologies
         *VDSS=650V, ID=11A
         *All Rights Reserved Copyright (c) Bee Technologies Inc. 2010
         .SUBCKT SPW11N60CFD_Dsp 1 2 3
         X_U1           1 2 3 M11N60CFD_P
         X_U2           3 1 D11N60CFD_sp
         .ENDS
         *$
         .SUBCKT M11N60CFD_P D G S
         CGD            1     G 3300p
         R1     1     G 10MEG
         S1     1 D G D SMOD1
         D1     2     D DGD
         R2     D     2 10MEG
         S2     2 G D G SMOD1
         M1 D G         S            S M11N60CFD
         .MODEL SMOD1 VSWITCH( VON=0V VOFF=-10mV RON=1m ROFF=1E12)
         .MODEL DGD D( CJO=1.317E-9 M=5.777 VJ=0.3905 )
         .MODEL M11N60CFD NMOS
         + LEVEL=3
         + L=2.8900E-6 W=.82 KP=20.624E-6
         ・・・・・・・・・・・・・・・・・・・・・・
         ・・・・・・・・・(省略)・・・・・・・・・・
         ・・・・・・・・・・・・・・・・・・・・・・
         + CBD=1.0000E-9 MJ=1.8680
         + PB=.42 RG=0.1 RB=1.0000E-3
         + GAMMA=0 KAPPA=0
         + IS=1.0000E-15 N=5 RB=1
         .ENDS
         *$
                       Copyright (C) Bee Technologies Inc. 2011          16
回路解析シミュレーション及びデバイスモデリングの情報提供

デバイスモデリング研究所(http://beetech-icyk.blogspot.com/)




                      Copyright (C) Bee Technologies Inc. 2011   17
Bee Technologies Group




 【本社】                                                         本ドキュメントは予告なき変更をする場合がございます。
                                                              ご了承下さい。また、本文中に登場する製品及びサービス
 株式会社ビー・テクノロジー                                                の名称は全て関係各社または個人の各国における商標
 〒105-0012 東京都港区芝大門二丁目2番7号 7セントラルビル4階                         または登録商標です。本原稿に関するお問い合わせは、
 代表電話: 03-5401-3851                                           当社にご連絡下さい。
 設立日:2002年9月10日
 資本金:8,830万円
 【子会社】                                                         お問合わせ先)
 Bee Technologies Corporation (アメリカ)
 Siam Bee Technologies Co.,Ltd. (タイランド)                        info@bee-tech.com
                         Copyright (C) Bee Technologies Inc. 2011                          18

More Related Content

What's hot

画像処理でのPythonの利用
画像処理でのPythonの利用画像処理でのPythonの利用
画像処理でのPythonの利用
Yasutomo Kawanishi
 
距離まとめられませんでした
距離まとめられませんでした距離まとめられませんでした
距離まとめられませんでした
Haruka Ozaki
 
第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様
第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様
第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様
Matlantis
 

What's hot (20)

【CVPR 2020 メタサーベイ】Neural Generative Models
【CVPR 2020 メタサーベイ】Neural Generative Models【CVPR 2020 メタサーベイ】Neural Generative Models
【CVPR 2020 メタサーベイ】Neural Generative Models
 
画像処理でのPythonの利用
画像処理でのPythonの利用画像処理でのPythonの利用
画像処理でのPythonの利用
 
【DL輪読会】Visual ChatGPT: Talking, Drawing and Editing with Visual Foundation Mo...
【DL輪読会】Visual ChatGPT: Talking, Drawing and Editing with Visual Foundation Mo...【DL輪読会】Visual ChatGPT: Talking, Drawing and Editing with Visual Foundation Mo...
【DL輪読会】Visual ChatGPT: Talking, Drawing and Editing with Visual Foundation Mo...
 
2022年度秋学期 画像情報処理 第11回 逆投影法による再構成 (2022. 12. 9)
2022年度秋学期 画像情報処理 第11回 逆投影法による再構成 (2022. 12. 9) 2022年度秋学期 画像情報処理 第11回 逆投影法による再構成 (2022. 12. 9)
2022年度秋学期 画像情報処理 第11回 逆投影法による再構成 (2022. 12. 9)
 
ICLR2020の異常検知論文の紹介 (2019/11/23)
ICLR2020の異常検知論文の紹介 (2019/11/23)ICLR2020の異常検知論文の紹介 (2019/11/23)
ICLR2020の異常検知論文の紹介 (2019/11/23)
 
[DL輪読会]Object-Centric Learning with Slot Attention
[DL輪読会]Object-Centric Learning with Slot Attention[DL輪読会]Object-Centric Learning with Slot Attention
[DL輪読会]Object-Centric Learning with Slot Attention
 
GCNによる取引関係グラフからの企業の特徴量抽出
GCNによる取引関係グラフからの企業の特徴量抽出GCNによる取引関係グラフからの企業の特徴量抽出
GCNによる取引関係グラフからの企業の特徴量抽出
 
Visual Studio CodeでRを使う
Visual Studio CodeでRを使うVisual Studio CodeでRを使う
Visual Studio CodeでRを使う
 
自己対照研究デザインの概要
自己対照研究デザインの概要自己対照研究デザインの概要
自己対照研究デザインの概要
 
Vision and Language(メタサーベイ )
Vision and Language(メタサーベイ )Vision and Language(メタサーベイ )
Vision and Language(メタサーベイ )
 
2022年度秋学期 画像情報処理 第10回 Radon変換と投影切断面定理 (2022. 12. 2)
2022年度秋学期 画像情報処理 第10回 Radon変換と投影切断面定理 (2022. 12. 2) 2022年度秋学期 画像情報処理 第10回 Radon変換と投影切断面定理 (2022. 12. 2)
2022年度秋学期 画像情報処理 第10回 Radon変換と投影切断面定理 (2022. 12. 2)
 
深層生成モデルと世界モデル(2020/11/20版)
深層生成モデルと世界モデル(2020/11/20版)深層生成モデルと世界モデル(2020/11/20版)
深層生成モデルと世界モデル(2020/11/20版)
 
【メタサーベイ】Video Transformer
 【メタサーベイ】Video Transformer 【メタサーベイ】Video Transformer
【メタサーベイ】Video Transformer
 
Zipf分布に従う乱数の生成方法
Zipf分布に従う乱数の生成方法Zipf分布に従う乱数の生成方法
Zipf分布に従う乱数の生成方法
 
object detection with lidar-camera fusion: survey
object detection with lidar-camera fusion: surveyobject detection with lidar-camera fusion: survey
object detection with lidar-camera fusion: survey
 
学位論文「ウェブ情報の信憑性分析に関する研究」
学位論文「ウェブ情報の信憑性分析に関する研究」学位論文「ウェブ情報の信憑性分析に関する研究」
学位論文「ウェブ情報の信憑性分析に関する研究」
 
【DL輪読会】Non-Linguistic Supervision for Contrastive Learning of Sentence Embedd...
【DL輪読会】Non-Linguistic Supervision for Contrastive Learning of Sentence Embedd...【DL輪読会】Non-Linguistic Supervision for Contrastive Learning of Sentence Embedd...
【DL輪読会】Non-Linguistic Supervision for Contrastive Learning of Sentence Embedd...
 
距離まとめられませんでした
距離まとめられませんでした距離まとめられませんでした
距離まとめられませんでした
 
強力なグラフィック機能を備えた組版処理システムTwightの開発
強力なグラフィック機能を備えた組版処理システムTwightの開発強力なグラフィック機能を備えた組版処理システムTwightの開発
強力なグラフィック機能を備えた組版処理システムTwightの開発
 
第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様
第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様
第3回Matlantis User Conference_20230721_ENEOS 小野寺 拓 様
 

Viewers also liked

Viewers also liked (13)

MOSFETモデルにおけるLTspiceとPSpiceの比較
MOSFETモデルにおけるLTspiceとPSpiceの比較MOSFETモデルにおけるLTspiceとPSpiceの比較
MOSFETモデルにおけるLTspiceとPSpiceの比較
 
Location of Siam Bee Technologies Co.,Ltd. Location
Location of Siam Bee Technologies Co.,Ltd. LocationLocation of Siam Bee Technologies Co.,Ltd. Location
Location of Siam Bee Technologies Co.,Ltd. Location
 
電気通信大学 VBセミナー 回路シミュレータの活用方法
電気通信大学 VBセミナー 回路シミュレータの活用方法電気通信大学 VBセミナー 回路シミュレータの活用方法
電気通信大学 VBセミナー 回路シミュレータの活用方法
 
ビー・テクノロジーの事業内容(26FEB2013)
ビー・テクノロジーの事業内容(26FEB2013)ビー・テクノロジーの事業内容(26FEB2013)
ビー・テクノロジーの事業内容(26FEB2013)
 
二次電池モデルのご提供方法
二次電池モデルのご提供方法二次電池モデルのご提供方法
二次電池モデルのご提供方法
 
キャパシタモデルのご提供方法
キャパシタモデルのご提供方法キャパシタモデルのご提供方法
キャパシタモデルのご提供方法
 
ビー・テクノロジーの製品のラインナップ(21版)
ビー・テクノロジーの製品のラインナップ(21版)ビー・テクノロジーの製品のラインナップ(21版)
ビー・テクノロジーの製品のラインナップ(21版)
 
2015年5月号トランジスタ技術 GaN FETのモデリングとシミュレーション
2015年5月号トランジスタ技術 GaN FETのモデリングとシミュレーション2015年5月号トランジスタ技術 GaN FETのモデリングとシミュレーション
2015年5月号トランジスタ技術 GaN FETのモデリングとシミュレーション
 
Spicepark apr2017 (4,640 spice models)
Spicepark apr2017 (4,640 spice models)Spicepark apr2017 (4,640 spice models)
Spicepark apr2017 (4,640 spice models)
 
パワーMOSFETのgfsの算出方法について
パワーMOSFETのgfsの算出方法についてパワーMOSFETのgfsの算出方法について
パワーMOSFETのgfsの算出方法について
 
ビーテクノロジーのサービス内容(18JAN2012)
ビーテクノロジーのサービス内容(18JAN2012)ビーテクノロジーのサービス内容(18JAN2012)
ビーテクノロジーのサービス内容(18JAN2012)
 
デバイスモデリングサービス(適応分野)
デバイスモデリングサービス(適応分野)デバイスモデリングサービス(適応分野)
デバイスモデリングサービス(適応分野)
 
SPICE PARK JUN2016 (4,525 Models)
SPICE PARK JUN2016  (4,525 Models)SPICE PARK JUN2016  (4,525 Models)
SPICE PARK JUN2016 (4,525 Models)
 

Similar to Power MOSFETのスパイスモデル

Similar to Power MOSFETのスパイスモデル (20)

トランジスタのスパイスモデルについて
トランジスタのスパイスモデルについてトランジスタのスパイスモデルについて
トランジスタのスパイスモデルについて
 
トランジスタ技術2012年1月号(169ページ)
トランジスタ技術2012年1月号(169ページ)トランジスタ技術2012年1月号(169ページ)
トランジスタ技術2012年1月号(169ページ)
 
トランジスタ技術 2011年10月号(175ページ)
トランジスタ技術 2011年10月号(175ページ)トランジスタ技術 2011年10月号(175ページ)
トランジスタ技術 2011年10月号(175ページ)
 
SiC MOSFET+SBD Simulation using LTspice
SiC MOSFET+SBD Simulation using LTspiceSiC MOSFET+SBD Simulation using LTspice
SiC MOSFET+SBD Simulation using LTspice
 
トランジスタ技術2011年11月号(181ページ)
トランジスタ技術2011年11月号(181ページ)トランジスタ技術2011年11月号(181ページ)
トランジスタ技術2011年11月号(181ページ)
 
パワートランジスタのスパイスモデル
パワートランジスタのスパイスモデルパワートランジスタのスパイスモデル
パワートランジスタのスパイスモデル
 
Bee Style:vol.005
Bee Style:vol.005Bee Style:vol.005
Bee Style:vol.005
 
SiCSBDのスパイスモデルとPFCシミュレーション
SiCSBDのスパイスモデルとPFCシミュレーションSiCSBDのスパイスモデルとPFCシミュレーション
SiCSBDのスパイスモデルとPFCシミュレーション
 
ダーリントントランジスタのスパイスモデル
ダーリントントランジスタのスパイスモデルダーリントントランジスタのスパイスモデル
ダーリントントランジスタのスパイスモデル
 
トランジスタ技術 2011年8月号(154ページ)
トランジスタ技術 2011年8月号(154ページ)トランジスタ技術 2011年8月号(154ページ)
トランジスタ技術 2011年8月号(154ページ)
 
トランジスタ技術2011年12月号(203ページ)
トランジスタ技術2011年12月号(203ページ)トランジスタ技術2011年12月号(203ページ)
トランジスタ技術2011年12月号(203ページ)
 
トランジスタ技術2012年3月号(205ページ)
トランジスタ技術2012年3月号(205ページ)トランジスタ技術2012年3月号(205ページ)
トランジスタ技術2012年3月号(205ページ)
 
SPICE MODEL of Transformer
SPICE MODEL of TransformerSPICE MODEL of Transformer
SPICE MODEL of Transformer
 
ダイオードのスパイスモデルを作り方
ダイオードのスパイスモデルを作り方ダイオードのスパイスモデルを作り方
ダイオードのスパイスモデルを作り方
 
新規デザインキット計画(新サービス:株式会社ビー・テクノロジー)
新規デザインキット計画(新サービス:株式会社ビー・テクノロジー)新規デザインキット計画(新サービス:株式会社ビー・テクノロジー)
新規デザインキット計画(新サービス:株式会社ビー・テクノロジー)
 
トランスのスパイスモデル(PART2)の資料
トランスのスパイスモデル(PART2)の資料トランスのスパイスモデル(PART2)の資料
トランスのスパイスモデル(PART2)の資料
 
スパイスモデル解説:トランスモデル編 パート2
スパイスモデル解説:トランスモデル編 パート2スパイスモデル解説:トランスモデル編 パート2
スパイスモデル解説:トランスモデル編 パート2
 
SSM3K15FSのスパイスモデルの注意点
SSM3K15FSのスパイスモデルの注意点SSM3K15FSのスパイスモデルの注意点
SSM3K15FSのスパイスモデルの注意点
 
2011年9月度社内デバイスモデリング教育
2011年9月度社内デバイスモデリング教育2011年9月度社内デバイスモデリング教育
2011年9月度社内デバイスモデリング教育
 
超低損失新素材パワー半導体(SiC)の実力
超低損失新素材パワー半導体(SiC)の実力超低損失新素材パワー半導体(SiC)の実力
超低損失新素材パワー半導体(SiC)の実力
 

More from Tsuyoshi Horigome

More from Tsuyoshi Horigome (20)

FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)
FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)
FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)
 
Update 46 models(Solar Cell) in SPICE PARK(MAY2024)
Update 46 models(Solar Cell) in SPICE PARK(MAY2024)Update 46 models(Solar Cell) in SPICE PARK(MAY2024)
Update 46 models(Solar Cell) in SPICE PARK(MAY2024)
 
SPICE PARK APR2024 ( 6,793 SPICE Models )
SPICE PARK APR2024 ( 6,793 SPICE Models )SPICE PARK APR2024 ( 6,793 SPICE Models )
SPICE PARK APR2024 ( 6,793 SPICE Models )
 
Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)
Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)
Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)
 
SPICE PARK APR2024 ( 6,747 SPICE Models )
SPICE PARK APR2024 ( 6,747 SPICE Models )SPICE PARK APR2024 ( 6,747 SPICE Models )
SPICE PARK APR2024 ( 6,747 SPICE Models )
 
Update 31 models(Diode/General ) in SPICE PARK(MAR2024)
Update 31 models(Diode/General ) in SPICE PARK(MAR2024)Update 31 models(Diode/General ) in SPICE PARK(MAR2024)
Update 31 models(Diode/General ) in SPICE PARK(MAR2024)
 
SPICE PARK MAR2024 ( 6,725 SPICE Models )
SPICE PARK MAR2024 ( 6,725 SPICE Models )SPICE PARK MAR2024 ( 6,725 SPICE Models )
SPICE PARK MAR2024 ( 6,725 SPICE Models )
 
Update 29 models(Solar cell) in SPICE PARK(FEB2024)
Update 29 models(Solar cell) in SPICE PARK(FEB2024)Update 29 models(Solar cell) in SPICE PARK(FEB2024)
Update 29 models(Solar cell) in SPICE PARK(FEB2024)
 
SPICE PARK FEB2024 ( 6,694 SPICE Models )
SPICE PARK FEB2024 ( 6,694 SPICE Models )SPICE PARK FEB2024 ( 6,694 SPICE Models )
SPICE PARK FEB2024 ( 6,694 SPICE Models )
 
Circuit simulation using LTspice(Case study)
Circuit simulation using LTspice(Case study)Circuit simulation using LTspice(Case study)
Circuit simulation using LTspice(Case study)
 
Mindmap of Semiconductor sales business(15FEB2024)
Mindmap of Semiconductor sales business(15FEB2024)Mindmap of Semiconductor sales business(15FEB2024)
Mindmap of Semiconductor sales business(15FEB2024)
 
2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice
2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice
2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice
 
PSpice simulation of power supply for TI is Error
PSpice simulation of power supply  for TI is ErrorPSpice simulation of power supply  for TI is Error
PSpice simulation of power supply for TI is Error
 
IGBT Simulation of Results from Rgext or Rgint
IGBT Simulation of Results from Rgext or RgintIGBT Simulation of Results from Rgext or Rgint
IGBT Simulation of Results from Rgext or Rgint
 
Electronic component sales method centered on alternative proposals
Electronic component sales method centered on alternative proposalsElectronic component sales method centered on alternative proposals
Electronic component sales method centered on alternative proposals
 
Electronic component sales method focused on new hires
Electronic component sales method focused on new hiresElectronic component sales method focused on new hires
Electronic component sales method focused on new hires
 
Mindmap(electronics parts sales visions)
Mindmap(electronics parts sales visions)Mindmap(electronics parts sales visions)
Mindmap(electronics parts sales visions)
 
Chat GPTによる伝達関数の導出
Chat GPTによる伝達関数の導出Chat GPTによる伝達関数の導出
Chat GPTによる伝達関数の導出
 
伝達関数の理解(Chatgpt)
伝達関数の理解(Chatgpt)伝達関数の理解(Chatgpt)
伝達関数の理解(Chatgpt)
 
DXセミナー(2024年1月17日開催)のメモ
DXセミナー(2024年1月17日開催)のメモDXセミナー(2024年1月17日開催)のメモ
DXセミナー(2024年1月17日開催)のメモ
 

Recently uploaded

Recently uploaded (9)

ネットワーク可視化 振る舞い検知(NDR)ご紹介_キンドリル202405.pdf
ネットワーク可視化 振る舞い検知(NDR)ご紹介_キンドリル202405.pdfネットワーク可視化 振る舞い検知(NDR)ご紹介_キンドリル202405.pdf
ネットワーク可視化 振る舞い検知(NDR)ご紹介_キンドリル202405.pdf
 
情報を表現するときのポイント
情報を表現するときのポイント情報を表現するときのポイント
情報を表現するときのポイント
 
MPAなWebフレームワーク、Astroの紹介 (その1) 2024/05/17の勉強会で発表されたものです。
MPAなWebフレームワーク、Astroの紹介 (その1) 2024/05/17の勉強会で発表されたものです。MPAなWebフレームワーク、Astroの紹介 (その1) 2024/05/17の勉強会で発表されたものです。
MPAなWebフレームワーク、Astroの紹介 (その1) 2024/05/17の勉強会で発表されたものです。
 
Hyperledger Fabricコミュニティ活動体験& Hyperledger Fabric最新状況ご紹介
Hyperledger Fabricコミュニティ活動体験& Hyperledger Fabric最新状況ご紹介Hyperledger Fabricコミュニティ活動体験& Hyperledger Fabric最新状況ご紹介
Hyperledger Fabricコミュニティ活動体験& Hyperledger Fabric最新状況ご紹介
 
Keywordmap overview material/CINC.co.ltd
Keywordmap overview material/CINC.co.ltdKeywordmap overview material/CINC.co.ltd
Keywordmap overview material/CINC.co.ltd
 
LoRaWAN無位置ロープ型水漏れセンサー WL03A-LB/LSカタログ ファイル
LoRaWAN無位置ロープ型水漏れセンサー WL03A-LB/LSカタログ ファイルLoRaWAN無位置ロープ型水漏れセンサー WL03A-LB/LSカタログ ファイル
LoRaWAN無位置ロープ型水漏れセンサー WL03A-LB/LSカタログ ファイル
 
2024年5月17日 先駆的科学計算フォーラム2024 機械学習を用いた新たなゲーム体験の創出の応用
2024年5月17日 先駆的科学計算フォーラム2024 機械学習を用いた新たなゲーム体験の創出の応用2024年5月17日 先駆的科学計算フォーラム2024 機械学習を用いた新たなゲーム体験の創出の応用
2024年5月17日 先駆的科学計算フォーラム2024 機械学習を用いた新たなゲーム体験の創出の応用
 
LoRaWAN無位置ロープ式水漏れセンサーWL03A 日本語マニュアル
LoRaWAN無位置ロープ式水漏れセンサーWL03A 日本語マニュアルLoRaWAN無位置ロープ式水漏れセンサーWL03A 日本語マニュアル
LoRaWAN無位置ロープ式水漏れセンサーWL03A 日本語マニュアル
 
部内勉強会(IT用語ざっくり学習) 実施日:2024年5月17日(金) 対象者:営業部社員
部内勉強会(IT用語ざっくり学習) 実施日:2024年5月17日(金) 対象者:営業部社員部内勉強会(IT用語ざっくり学習) 実施日:2024年5月17日(金) 対象者:営業部社員
部内勉強会(IT用語ざっくり学習) 実施日:2024年5月17日(金) 対象者:営業部社員
 

Power MOSFETのスパイスモデル

  • 1. Power MOSFETのスパイスモデル 1.パワーMOSFETのスパイスモデル 1.1 スタンダードモデル(パラメータモデル) 1.2 プロフェッショナルモデル (ミラー容量を考慮した等価回路モデル) 2011年4月21日(木曜日) 株式会社ビー・テクノロジー http://www.bee-tech.com/ horigome@bee-tech.com Copyright (C) Bee Technologies Inc. 2011 1
  • 2. Power MOSFETのスパイスモデルの推移 MOSFET LEVEL=3(共通) ミラー効果がない(スタンダードモデル) ミラー効果がある(プロフェッショナルモデル) スタンダード プロフェッショナル モデル モデル (パラーメータ (等価回路モデル) モデル) ミラー効果が影響する電気的特性は、 「ゲートチャージ特性」→「スイッチング特性」 Copyright (C) Bee Technologies Inc. 2011 2
  • 3. Power MOSFETのスパイスモデルの推移 デバイスモデリング教材をご活用下さい(12種類) スタンダード プロフェッショナル モデル モデル (パラーメータ (等価回路モデル) モデル) Copyright (C) Bee Technologies Inc. 2011 3
  • 4. Power MOSFETのスパイスモデルの種類 Copyright (C) Bee Technologies Inc. 2011 4
  • 5. Power MOSFETのスパイスモデル MOSFET LEVEL LEVEL=1 Shichman-Hodges Model LEVEL=2 形状に基づいた解析モデル LEVEL=3 半経験則短チャネルモデル LEVEL=4 BSIM Model LEVEL=6 BSIM3 MODEL ・・・・・・・ ・・ MOSFET LEVEL=3 半経験則短チャネルモデルの特徴 (1)2次元的な電位分布によるデバイスの長さ及び幅に対してスレッシュホルド電圧 が敏感に影響を受ける。 (2)ドレインが誘起するBarrier loweringによるドレイン電圧に対してのスレッシュ ホルド電圧の考慮。 (3)リニア領域と飽和領域との間での緩やかな変化及びホットエレクトロンの速度 飽和によって若干減少する飽和電圧、飽和電流の考慮。 Copyright (C) Bee Technologies Inc. 2011 5
  • 6. Power MOSFETのスパイスモデル MOSFET LEVEL=3 Dra in RD Cg b Cg d Cb d RG RB RO S Idrai n Ga te Bu l k Cg s RS Cb s So urce Copyright (C) Bee Technologies Inc. 2011 6
  • 7. Power MOSFETのスパイスモデルの種類の相違点 20V 18V MOSFET LEVEL=3 MODEL 16V Bee Technologies MODEL(Professional) 14V 12V 10V 8V 6V 4V 2V 0V 0 8n 16n 24n 32n 40n V(W1:2) V(W201:2) Time*1ms Copyright (C) Bee Technologies Inc. 2011 7
  • 8. ミラー容量補正回路の考え方 ← Io Fig.1の回路図でコンデンサCoにdV/dtなる 立ち上がりを持つ電圧を印加すると流れる 電流は、(1)式になります。 Co dv/dt dV Io  Co  ・・・・・・・・・・(1) 0 図1 dt Fig.1 ここで基準容量Crefを外部電圧VINで制御出来る電圧制御可変容量は、 (2)式になります。 C(VIN )  VIN  Cref ・・・・・・・・・・(2) Cref:固定値 Copyright (C) Bee Technologies Inc. 2011 8
  • 9. ミラー容量補正回路の考え方 (2)式を満足させる等価回路図(Fig.2)は下記になります。 C(VIN) Io 2 ← I1 I2 1 ← ← R2 1E6*V(2,3)*(V(1,0)-1) VIN R1 3 dv/dt Cref ABM/I Io  I1  I 2 図2 0 Fig.2 Io  I1  I 2 ・・・・・・・・・・(3) R2をI2に影響しない微少抵抗(1E-6)とし、IoをC(VIN)に流れる電流と考慮 すると(4)式で表現出来ます。 dV V (2,3) I 2  Cref    1E 6 V (2,3) ・・・・・・・・・・(4) dt R2 Copyright (C) Bee Technologies Inc. 2011 9
  • 10. ミラー容量補正回路の考え方 (2),(3),(4)式から dV dV I1  Io  I 2  C (VIN )   Cref  dt dt dV dV  VIN  Cref   Cref  dt dt dV  (VIN  1)  Cref   (VIN  1) 1E 6 V (2,3) dt  1E 6 V (2,3)   (1,0)  1 V ・・・・・・・・・・(5) R1はABM/Iなるアナログビヘイビアモデルを使用し、(5)式を満足すれば Io  I1  I 2  1E 6 V (2,3)   (1,0)  1 Cref  dV V dt R1は高抵抗(1E6)とする ・・・・・・・・・・(6) Copyright (C) Bee Technologies Inc. 2011 10
  • 11. ミラー容量補正回路の考え方 C(VIN)は(2)式のように外部電圧VINによって制御出来ます。 C(VIN)>Cref の時、(5)式に従いI1は増加します C(VIN)=Cref の時、I1=0 C(VIN)<Cref の時、 (5)式に従いI1はマイナスになります V1 0Vdc N13732 V(N13732,N13744)*(V(N13807,0)-1)*1E6 R4 N13807 ABM/I 1u V2 V1 = 0 V2 = 100v N13744 TD = 0 VIN TR = 1us 10v R3 TF = 1us Cref PW = 5us 1MEG 1u PER = 10us 図3 0 Run to time: 1us Fig.3 Maximum step size: 10ns Copyright (C) Bee Technologies Inc. 2011 11
  • 13. ミラー容量補正回路の考え方 Vdgが0からVdssの区間ではFig.4に示される式にVdg-C(Vdg)特性は依存 し、Vdgがマイナスの区間では容量はCoで一定になります。 D Fig.5のように制御システムを考慮 すると、Vdgを検出するとETABLE 制御電圧 Vdgリミッタ 発生回路 容量可変回路 により、Vdgに0~Vdssのリミッタを かけます → → ETABLE EVALUE ABM/I Q1 G 図5 Fig.5 S Copyright (C) Bee Technologies Inc. 2011 13
  • 14. ミラー容量補正回路の考え方 M  Vdg  C (Vdg )  Co  1    ・・・・・・・・・・(7)  Vj   (7)式はVdgが0以下ではCoが一定となります。EVALUEにより、 (7)式によるC(Vdg)を、 M  Vdg  E (Vdg )  Co  1    Vj  ・・・・・・・・・・(8)   と考え、制御電圧発生回路の出力と考えます。この電圧により、容量可変回 路を制御すればABM/Iの電流はVdgにより、(8)式に従って変化するのでミ ラー容量を補正する事が可能になります。 Copyright (C) Bee Technologies Inc. 2011 14
  • 15. ミラー容量補正回路の考え方 D S - - + + R3 S2 10MEG DGD R1 CGD 10M S1 + + - - S M1 G M1:MOSFET LEVEL=3 MODEL S ミラー容量が表現出来るパワーMOSFETモデルの等価回路図 (Bee Technologies Model) プロフェッショナルモデル Copyright (C) Bee Technologies Inc. 2011 15
  • 16. Power MOSFETのスパイスモデル *$ *PART NUMBER: SPW11N60CFD *MANUFACTURER: Infineon Technologies *VDSS=650V, ID=11A *All Rights Reserved Copyright (c) Bee Technologies Inc. 2010 .SUBCKT SPW11N60CFD_Dsp 1 2 3 X_U1 1 2 3 M11N60CFD_P X_U2 3 1 D11N60CFD_sp .ENDS *$ .SUBCKT M11N60CFD_P D G S CGD 1 G 3300p R1 1 G 10MEG S1 1 D G D SMOD1 D1 2 D DGD R2 D 2 10MEG S2 2 G D G SMOD1 M1 D G S S M11N60CFD .MODEL SMOD1 VSWITCH( VON=0V VOFF=-10mV RON=1m ROFF=1E12) .MODEL DGD D( CJO=1.317E-9 M=5.777 VJ=0.3905 ) .MODEL M11N60CFD NMOS + LEVEL=3 + L=2.8900E-6 W=.82 KP=20.624E-6 ・・・・・・・・・・・・・・・・・・・・・・ ・・・・・・・・・(省略)・・・・・・・・・・ ・・・・・・・・・・・・・・・・・・・・・・ + CBD=1.0000E-9 MJ=1.8680 + PB=.42 RG=0.1 RB=1.0000E-3 + GAMMA=0 KAPPA=0 + IS=1.0000E-15 N=5 RB=1 .ENDS *$ Copyright (C) Bee Technologies Inc. 2011 16
  • 18. Bee Technologies Group 【本社】 本ドキュメントは予告なき変更をする場合がございます。 ご了承下さい。また、本文中に登場する製品及びサービス 株式会社ビー・テクノロジー の名称は全て関係各社または個人の各国における商標 〒105-0012 東京都港区芝大門二丁目2番7号 7セントラルビル4階 または登録商標です。本原稿に関するお問い合わせは、 代表電話: 03-5401-3851 当社にご連絡下さい。 設立日:2002年9月10日 資本金:8,830万円 【子会社】 お問合わせ先) Bee Technologies Corporation (アメリカ) Siam Bee Technologies Co.,Ltd. (タイランド) info@bee-tech.com Copyright (C) Bee Technologies Inc. 2011 18