Dokumen tersebut membahas tentang materi aritmatika digital pada pertemuan 11 mata kuliah Artimetika di Program Studi Pendidikan Teknik Informatika dan Komputer. Isinya meliputi penjelasan tentang operasi dasar penambahan, pengurangan, perkalian, pembagian, dan bilangan floating point pada sistem biner beserta contoh-contoh penerapannya dalam sirkuit logika komputer.

1. 1
MATA KULIAH:
PERTEMUAN 11
ARITMATIKA
PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER
JURUSAN PENDIDIKAN TEKNIK ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS NEGERI MAKASSAR
2013

2. CREATED BY:
FRANS RUMENGAN D
1129040049
PTIK 02 2011
2

3. PENDAHULUAN
Operasi dasar dalam semua komputer digital adalah penambahan atau
pengurangan dua bilangan. Operasi aritmatika berlangsung di level
instruksi mesin. Operasi tersebut diterapkan dengan fungsi logika dasar
seperti AND, OR, NOT dan EXCLUSIVE-OR (XOR), dalam subsistem ALU
prosesor.
Waktu yang diperlukan untuk melakukan operasi penambahan
mempengaruhi performa prosesor. Operasi perkalian dan pembagian
yang
memerlukan
sirkuit
lebih
kompleks
daripada
penambahan atau pengurangan, juga mempengaruhi performa.
operasi

4. Penambahan dan Pengurangan Bilangan
Bertanda
xi
yi
Carry-in ci
Sum si
Carry out ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1

5. Penambahan dan Pengurangan Bilangan Bertanda
xi
yi
Carry-in ci
Sum si
Carry out ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Gambar 1; tabel spesifikasi logika untuk suatu tingkat penambahan biner
Gambar diatas menunjukkan tabel kebenaran logika untuk fungsi sum dan
carry-out untuk penambahan weighted bit xi dan yi yang setara dalam dua
bilangan X dan Y.

6. Unit logika penambahan / pengurangan
Gambar 2 Logika penambahan /pengurangan biner

7. PERKALIAN BILANGAN POSITIF
Algoritma biasa untuk mengalikan integer secara manual diilustrasikan
pada gambar berikut untuk sistem biner . Algoritma ini di terapkan ke
bilangan tidak bertanda dan kebilangan positif
bertanda . Hasil kali
bilangan n-digit dapat diakomodasi dalam 2n-digit, sehingga hasil kali dua
bilangan 4-bit dalam contoh ini masuk dalam 8 bit, sebagaimana yang
ditunjukkan. Dalam sistem biner perkalian multiplicand di masukkan ke
dalam posisi yang tepat untuk ditambahkan ke hasil kali parsial. Jika bit
multiplier adalah 0, maka o dimasukkan , seperti pada contoh

8. Perkalian biner operand positif
1
1
1
0
1
X
1
1
1
0
0
1
1
0
1
0
0
0
1
0
1
(13) multiplicand
1
(11) multiplier
1
1
1
0
0
0
1
0
1
Gambar 3
1
1

9. • Perkalian Operand Bertanda
Pada saat kita menambahkan multiplicand negatif ke produk parsial,
kita harus memperluas nilai bit bertanda multiplicand tersebut kekiri
sejauh produk tersebut dapat diperluas.
Untuk multiplier negatif, solusi langsungnya adalah memebentuk 2`s-
complement pada kedua multiplier dan multiplicand dan berlanjut seperti
dalam
hal
multiplier
positif.
Hal
ini
dapat
dilakukan
karena
komplementasi kedua operand tidak mengubah nilai atau tanda produk.
Teknik yang bekerja sama baiknya untuk kedua multiplier negatif dan
positif, disebut algoritma booth.

10. Algorima booth
Perkalian algoritma Booth adalah algoritma perkalian yang menggandakan
dua masukan biner angka dalam notasi 2’s-complement. Algoritma ini
diciptakan oleh Andrew Donald Booth pada tahun 1951 saat melakukan
penelitian tentangKristalografi di Birkbeck College diBloomsbury, London.
Booth menggunakan kalkulator meja yang lebih cepat pada pergeseran dari
menambah dan menciptakan algoritma untuk meningkatkan kecepatan
mereka. Algoritma booth adalah kepentingan dalam studi arsitektur
komputer.

11. Contoh
Perkalian 2’s- complement antara 7 (0 1 1 1) dan 3 (0 0 1 1)
Dimana :
isi register M adalah 0 1 1 1
isi register Q adalah 0 0 1 1
Hasil perkalian antara 3 dan 7 adalah 0 0 0 1 0 1 0 1 = 21

12. CARRY-SAVE
Sebuah carry-save adder adalah jenis adder digital, digunakan dalam
mikroarsitektur komputer untuk menghitung jumlah tiga atau lebih-bit
bilangan n dalam biner. Ini berbeda dari adders digital lainnya dalam hal ini
output dua angka dari dimensi yang sama seperti input, satu yang
merupakan urutan bit jumlah parsial dan lain yang merupakan urutan
membawa bit.

13. Pembagian Integer
Suatu sirkuit yang menerapkan pembagian dengan metode
longhand ini beroperasi sebagai berikut : menentukan posisi
dividsor sesuai dengan dividend
dan melakukan pengurangan.
Jika sisanya nol atau positif, maka bit hasil bagi 1 ditentukan, dan
sisanya
diperluas
ditempatkan
ulang,
dengan
dan
bit
lain
dilakukan
dari
dividend,
pengurangan
divisor
yang
lain.
Sebaliknya jika negatif, maka ditetapkan bit hasil bagi 0, dividend
dipulihkan dengan menambahkan kembali dividsor tersebut, dan
dividsor ditempatkan ulang untuk pengurangan lain.

14. Gambar sirkuit pembagian biner

15. Pembagian Restoring
Gambar 6.21 menunjukkan pengaturan sirkuit logika
yang menerapkan pembagian restoring (restoring dividsion). n-bit
divisor positif di-load kedalam register M bit hasil bagi berada
dalam register dan n-bit dividend positif di-load kedalam register
Ú pada awal operasi. Register A diset ke 0. Setelah pembagian
selesai, n-bit hasil bagi berada dalam register Ú dan sisanya
berada dalam register A. pengurangan yang dimaksud difasilitasi
dengan menggunakan aritmatika 2’s-complement. Posisi bit
ekstra pada ujung kiri A dan M mengakomodasi bit tanda selama
pengurangan.

16. Pembagian Restoring (lanjutan)
Algoritma untuk melakukan pembagian restoring :
Lakukan hal berikut n kali:
1.Geser A dan Ú kekiri satu posisi bit.
2.Kurankan M dari A dan tempatkan jawabannya kembali ke A .
3.Jika tanda A adalah 1, maka set q0ke 0 dan tambahkan M
kembali ke A (sehingga, memulihkan A); jika tidak maka set q0ke
1.

17. Pembagian nonrestoring
Algoritma
pembagian-restoring
dapat
dikembangkan
dengan menghindari kebutuhan untuk memulihkan A setelah
pengurangan yang gagal. Pengurangan disebit gagal jika hasilnya
negatif.
Jika
A
positif,
maka
kita
menggeser
kekiri
dan
mengurangi M, yaitu kita melakukan 2A-M. jika A negatif, maka
kita memulihkannya dengan melakukan A+M, dan kemudian kiat
menggesernya dan mengurangkan M. hal ini setara dengan
melakukan2A+M. bit q0 diset ke 0 ATA 1 yang sesuai setelah
operasi yang tepat dilakukan.

18. Pembagian nonrestoring (lanjutan)
Algoritma pembagian notrestoring :
• Jika tanda A adalah 0, geser A dan Q kekiri satu posisi bit dan
kurangkan M dari A;
• jika tidak, geser A dan Ú ke kiri dan tambahkan M ke A .
Sekarang, jika tanda A adalah 0 set q0 ke 1; jika tidak set q0 ke 0
•jika tanda A adalah 1, tambahkan M ke A.

19. BILANGAN DAN OPERASI FLOATING-POINT
Floating-point atau bilangan titik mengambang, adalah sebuah
format bilangan yang dapat digunakan untuk merepresentasikan
sebuah nilai yang sangat besar atau sangat kecil. Bilangan ini
direpresentasikan menjadi dua bagian, yakni bagian mantisa dan
bagian eksponen (E). Bagian mantisa menentukan digit dalam
angka tersebut, sementara eksponen menentukan nilai berapa
besar pangkat pada bagian mantisa tersebut (pada posisi titik
desimal). Sebagai contoh, bilangan 314600000 dan bilangan
0.0000451 dapat direpresentasikan dalam bentuk bilangan
floating point: 3146E5 dan 451E-7 (artinya 3146 * 10 pangkat 5,
dan 451 * 10 pangkat -7).

20. Standar
IEEE
untuk
bilangan
floating
point
± X1X2X3X4X5X6X7x10±Y1Y2
Dimana XiYiadalah digit desimal. Kedua bilangan tersebut adalah digit
signifikan (7) dan
perhitungan
rentang eksponen (±99) cukup untuk rentang lebar
ilmiah.
Dimungkinkan
untuk
memperkirakan
presisi
mantissa dan rentang faktor skala ini dalam representasi biner yang
memiliki 32 bit, yang merupakan word length komputer standar.. Oleh
karena itu diperlukan total 32 bit.
Ini disebut format excess-27. Nilai akhir rentang ini, 0 dan 255.

21. Format Floating-point standar IEEE
IEEE (Institute of Engineers Electrical dan Electronics) telah
menghasilkan standar untuk aritmatika floating point.. Standar ini
menetapkan cara tunggal presisi (32 bit) dan presisi ganda (64 bit)
bilangan floating point untuk diwakili, serta bagaimana aritmatika harus
dilakukan pada mereka.
S
Tanda bilangan
0 menandakan
+
dan
1
menanakan -
E’
32 bits
M
8 –bit signed
23-bit
exponent dalam
mantisa fractions
representasi
excess-127
Value reppresented= ± .M x 2E’-127
0
00101000
001010
Nilai yang direpresentasikan = 1.001010….0 x 2-87

22. SEMOGA BERMANFAAT