1. 门电路 第三章

2. 本章总的要求： 熟练掌握 TTL 和 CMOS 集成门电路输出与输入间的逻辑关系、外部电气特性，包括电压传输特性、输入特性、输出特性和动态特性等；掌握各类集成电子器件正确的使用方法。 重点： TTL 电路与 CMOS 电路的结构与特点 .

3. 3.1 概述 门电路 是用以实现逻辑运算的电子电路，与已经讲过的逻辑运算相对应。常用的门电路在逻辑功能上有 与门、或门、非门、与非门、或非门、与或非门、异或门 等。 正逻辑 ：高电平表示逻辑 1 、低电平表示逻辑 0 。 负逻辑 ：高电平表示逻辑 0 、低电平表示逻辑 1 。 获得高、低电平的基本方法 ：利用半导体开关元件的 导通 、 截止 （即开、关）两种工作状态。

4. 3.2 半导体二极管门电路 §3.2.1 半导体二极管的开关特性 U i >0.5V 时，二极管导通。 U i <0.5V 时，二极管截止， i D =0 。

5. u i ＝ 0V 时，二极管截止，如同开关断开， u o ＝ 0V 。

6. u i ＝ 5V 时，二极管导通，如同 0.7V 的电压源， u o ＝ 4.3V 。

7. 当外加电压突然由正向变为反向时，存储电荷反向电场的作用下，形成较大的反向电流。经过 t s 后，存储电荷显著减少，反向电流迅速衰减并趋于稳态时的反向饱和电流。 当外加电压由反向突然变为正向时，要等到 PN 结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向电流的建立稍微滞后一点。 反向恢复时间 （几纳秒内）

8. 反向恢复时间即存储电荷消失所需要的时间，它远大于正向导通所需要的时间。这就是说，二极管的开通时间是很短的，它对开关速度的影响很小，以致可以忽略不计。 因此，影响二极管的开关时间主要是 反向恢复时间，而不是开通时间。

9. §3.2.2 二极管与门 Y=A·B A B Y

10. §3.2.3 二极管或门 Y=A+B

11. 3.3 CMOS 门电路 §3.3.1 MOS 管的开关特性 在 CMOS 集成电路中，以金属－氧化物－半导体场效应管（ MOS 管 ) 作为开关器件。 一 、 MOS 管的结构和工作原理 金属铝 两个 N 区 SiO 2 绝缘层 P 型衬底 导电沟道 P N N G S D

12. N 沟道增强型 源极 栅极 漏极 G S D

13. v GS =0 时 D 、 S 间相当于两个背靠背的 PN 结 不论 D 、 S 间有无电压，均无法导通，不能导电。 P N N G S D v GS v DS i D =0 S D B

14. v GS >0 时 v GS 足够大时（ v GS > V GS(th) ），形成电场 G—B, 把衬底中的电子吸引到上表面，除复合外，剩余的电子在上表面形成了 N 型层（反型层）为 D 、 S 间的导通提供了通道。 V GS(th) 称为阈值电压 ( 开启电压） 源极与衬底接在一起 N 沟道 可以通过改变 v GS 的大小来控制 i D 的大小。 P N N G S D V DS V GS

15. 二 、 MOS 管的输入、输出特性 对于共源极接法的电路，栅极和衬底之间被二氧化硅绝缘层隔离，所以 栅极电流为零 。 输出特性曲线 （漏极特性曲线）

16. 夹断区（截止区） 用途： 做无触点的、断开状态的 电子开关 。 条件： 整个沟道都夹断 特点：

17. 可变电阻区 特点 : (1) 当 v GS 为定值时 , i D 是 v DS 的线性函数，管子的漏源间呈现为线性电阻，且其阻值受 v GS 控制。 （ 2 ） 管压降 v DS 很小。 用途： 做 压控线性电阻 和无触点的、闭合状态的 电子开关 。 条件： 源端与漏端沟道都不夹断

18. 恒流 区： ( 又称饱和区或放大区） 特点 : (1) 受控性： 输入电压 v GS 控制输出电流 (2) 恒流性： 输出电流 i D 基本上不受输出电压 v DS 的影响。 条件 :(1) 源端沟道未夹断 (2) 漏端沟道予夹断 用途 : 可做 放大器 和 恒流源 。

19. 三 、 MOS 管的基本开关电路 当 v I = v GS < V GS(th) 时， MOS 管工作在截止区。 D-S 间相当于断开的开关， v O ≈ v DD .

20. 当 v I > V GS(th) 且 v I 继续升高时， MOS 管工作在可变电阻区。 MOS 管导通内阻 R ON 很小， D-S 间相当于闭合的开关 , v O ≈0 。

21. 四 、 MOS 管的四种基本类型 G S D N 沟道耗尽型 G S D N 沟道增强型

22. 在数字电路中，多采用增强型。 G S D P 沟道增强型 G S D P 沟道耗尽型

23. §3.3.2 CMOS 反相器工作原理 一、电路结构 当 NMOS 管和 PMOS 管成对出现在电路中，且二者在工作中互补，称为 CMOS 管 ( 意为互补 ) 。 PMOS 管 NMOS 管 CMOS 电路 V DD T 1 T 2 v I v O

24. v I =0 v o =“ １” V DD T P T N v I v O 截止 导 通

25. v I =1 v o =“ ０” 静态下，无论 v I 是高电平还是低电平， T 1 、 T 2 总有 一个截止，因此 CMOS 反相器的静态功耗极小。 V DD T 1 T 2 v I v O 导通 截止

26. 二、电压传输特性和电流传输特性 电 压 传 输 特 性 阈值电压 V TH T 1 导通 T 2 截止 T 2 导通 T 1 截止 T 1 T 2 同时导通

27. 电 流 传 输 特 性 T 2 截止 T 1 截止 CMOS 反相器 在使用时应尽 量避免长期工 作在 BC 段。

28. 在保证输出高、低电平基本不变的条件下 , 输入电平的允许波动范围称为 输入端噪声容限 。 三、输入端噪声容限 输入低电平时噪声容限： 输入高电平时噪声容限：

29. 噪声容限－－衡量门电路的 抗干扰能力。 噪声容限越大，表明电路抗干扰能力越强。 测试表明： CMOS 电路噪声容限 V NH = V NL ＝ 30 ％ V DD ，且随 V DD 的增加而加大。

30. 因为 MOS 管的栅极和衬底之间存在着以 SiO 2 为介质的输入电容，而绝缘介质非常薄，极易被击穿，所以应采取保护措施。 §3.3.3 CMOS 反相器的静态输入输出特性 一、输入特性

31. 在正常的输入信号范围内，即– 0.7V< v I <(V DD +0.7)V 时输入电流 i I ≈ 0 。 ( 因为 CMOS 门电路的 GS 间有一层绝缘的 SiO 2 薄层。 ) 在– 0.7V ～ (V DD +0.7)V 以外的区域， i I 从零开始增大，并随 v I 增加急剧上升，原因是保护电路中的二极管已进入导通状态。 注意： 由于门电路输入端的绝缘层使输入的阻抗极高，若有静电感应会在悬空的输入端产生不定的电位，故 CMOS 门电路的输入端不允许悬空 。 i I (mA) -0.7 0 V DD + 0.7 v I (V)

32. 二、输出特性 V OL ≈0 V OH ≈V DD 低电平输出特性 高电平输出特性

33. §3.3.4 CMOS 反相器的动态特性 一、传输延迟时间 t pdHL t pdLH 平均传输时间 t v i o t v o o 50% 50%

34. 二、交流噪声容限 噪声电压作用时间越短、电源电压越高，交流噪声容限越大。 三、动态功耗 反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即为动态功耗。 动态功耗包括：负载电容充放电所消耗的功率 P C 和 PMOS 、 NMOS 同时导通所消耗的瞬时导通功耗 P T 。 在工作频率较高的情况下， CMOS 反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。

35. §3.3.5 其他类型 CMOS 门电路 1. 与非门 一、其他逻辑功能的 CMOS 门电路

36. 任一输入端为低，设 v A =0 v A =0 v O =1 断开 导通

37. 输入全为高电平 v O =0 v A =1 v B =1 导通 断开

38. 2. 或非门

39. 任一输入端为高，设 v A =1 v A =1 v O =0 导通 断开

40. 输入端全为低 v O =1 v A =0 v B =0 断开 导通

41. 3. 带缓冲级的 CMOS 门电路

42. 带缓冲级的门电路其输出电阻、输出高、低电平以及 电压传输特性将不受输入端状态的影响。电压传输特性的 转折区也变得更陡。

43. 二、漏极开路输出门电路（ OD 门） 为什么需要 OD 门？ 普通与非门输出不能 直接连在一起实现“线与”！ 产生一个很大的电流 需将一个 MOS 管的漏极开路构成 OD 门。 A B Y C D 1 0

44. OD 输出与非门的逻辑符号及函数式 OD 门输出端可直接连接实现线与。 需加一上拉电阻 A B Y A B Y C D V DD R L

45. R L 的选择： I OH I IH n 个 m 个 V OH n 是并联 OD 门的数目， m 是负载门电路高电平输入电流的数目。 V DD V IL V IL V IL R L

46. V OL m ′ 个 I OL I IL 例 3.3.2 m ′ 是负载门电路低电平输入电流的数目。在负载门为 CMOS 门电路的情况下， m 和 m ′ 相等。 V IH V IL V IL V DD R L

47. 三、 CMOS 传输门 ① C ＝ 0 、 ，即 C 端为低电平（ 0V ）、 端为高电平 （＋ V DD ）时， T 1 和 T 2 都不具备开启条件而截止，输 入和输出之间相当于开关断开一样，呈高阻态。

48. ② C ＝ 1 、 ，即 C 端为高电平（＋ V DD ）、 端为低电平（ 0V ）时， T 1 和 T 2 至少有一个导通，输入和输出之间相当于开关接通一样，呈低阻态， v o ＝ v i 。

49. TG 1 TG 2 A B Y A=1 、 B=0 时， TG 1 截止， TG 2 导通， Y=B =1; ′

50. A=0 、 B=1 时， TG 2 截止， TG 1 导通， Y=B =1; TG 1 TG 2 A B Y

51. A=0 、 B=0 时， TG 2 截止， TG 1 导通， Y=B =0; TG 1 TG 2 A B Y

52. TG 1 TG 2 A B Y A=1 、 B=1 时， TG 1 截止， TG 2 导通， Y=B =0; ′

53. 双向模拟开关

54. 四、三态门 1 0 1 1 0 , G 4 输出高电平， G 5 输出低电平， T 1 、 T 2 同时截止，输出呈 高阻态 ； A Y EN ′ 逻辑符号

55. 0 1 0 若 A=1 ，则 G 4 、 G 5 输出均为高电平， T 1 截止、 T 2 导通， Y=0 ； 若 A=0 ，则 G 4 、 G 5 输出均为低电平， T 1 导通、 T 2 截止， Y=1 ； A Y EN ′ 逻辑符号 1 1 1 0 0 0 0 1

56. 三态门有三种状态 : 高电平、低电平、高阻态。 A Y EN ′ A Y EN 低电平有效 高电平有效

57. §3.3.6 CMOS 电路的特点 CMOS 电路的优点 1. 静态功耗小。 2. 允许电源电压范围宽 (3  18V ）。 3. 扇出系数大，噪声容限大。

58. 1 ．输入电路的静电保护 CMOS 电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于 CMOS 电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿 MOS 管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点： CMOS 电路的正确使用

59. （ 1 ）所有与 CMOS 电路直接接触的工具、仪表等必须可靠接地。 （ 2 ）存储和运输 CMOS 电路，最好采用金属屏蔽层做包装材料。 2 ．多余的输入端不能悬空。 输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。 3 ．输入电路需过流保护

60. 3.5 TTL 门电路 §3.5.1 双极型三极管的开关特性 一、双极型三极管的结构 B E C N N P 基极 发射极 集电极 B E C NPN 型三极管 P N P 集电极 基极 发射极 B C E B E C PNP 型三极管

61. 二、双极型三极管的输入特性和输出特性 输出特性曲线 开启电压 饱和区 截止区 放大区 I C (mA ) 1 2 3 4 U CE (V) 3 6 9 12 I B =0 20  A 40  A 60  A 80  A 100  A I B (  A) U BE (V) 20 40 60 80 0.4 0.8 输入特性曲线

62. 三、双极型三极管的基本开关电路 在数字电路中，三极管作为开关元件，主要工作在 饱和 和 截止 两种开关状态，放大区只是极短暂的过渡状态。

64. 三极管临界饱和 时的基极电流： ① u i =1V 时，三极管导通，基极电流： u o = u CE = V CC -i C R c =5-0.03×50×1=3.5V

65. ② u i = 0.3V 时，因为 u BE < 0.5V ， i B =0 ，三极管工作在 截止状态， i c =0 。因为 i c =0 ，所以输出电压： u o = V CC =5V 截止状态 u i =U IL <0.5V u o =+V CC +V CC ＋ － R b R c b c e ＋ －

66. ③ u i ＝ 3V 时，三极管导通，基极电流： u o ＝ U CES ＝ 0.3V 三极管饱和 饱和状态 i B ≥I BS u i =U IH u o = 0.3 V ＋ － R b R c +V CC b c e ＋ － ＋ ＋ － － 0.7V 0.3V

67. 四、双极型三极管的开关等效电路 开关等效电路 (1) 截止状态 条件：发射结反偏 特点：电流约为 0

68. (2) 饱和状态 条件：发射结正偏，集电结正偏 特点： U BES =0.7V ， U CES =0.3V/ 硅

69. 三极管开关等效电路 (a) 截止时 (b) 饱和时

70. + Vcc 0.3V 五、双极型三极管的动态开关特性 u i t u o t

71. BJT 的开关时间： 是指 BJT 管由 截止到饱和 导通 或者由 饱和导通到截止 所需要的时间。 延迟时间 t d — 从 + V B2 加到集电极电流 i c 上升到 0.1 I CS 所需要的时间； 上升时间 t r — i c 从 0.1 I CS 到 0.9 I CS 所需要的时间； 开通时间 t on = t d + t r 就是建立基区电荷时间

72. 存储时间 t s — 从输入信号降到 - V B1 到 i c 降到 0.9 I CS 所需要的时间； 下降时间 t f — i c 从 0.9 I CS 降到 0.1 I CS 所需要的时间。 关闭时间 t off = t s + t f 就是存储电荷消散的时间

73. 加入－ V EE 的目的是确保即使输入低电平信号稍大于零时，也能使三极管基极为负电位，从而使三极管 可靠截止，输出为高电平。 六、三极管反相器 A Y

74. TTL — 晶体管 - 晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路 §3.5.2 TTL 反相器 集成门电路 双极型 TTL ( T ransistor- T ransistor L ogic Integrated Circuit , TTL ) ECL NMOS CMOS PMOS MOS 型 （ M etal- O xide- S emiconductor ， MOS ）

75. 输入级 倒相级 输出级 称为 推拉式电路 或 图腾柱输出电路 一、 TTL 反相器的电路结构和工作原理

76. 1. 输入为低电平（ 0.2V ）时 0.9V 不足以让 T 2 、 T 5 导通 T 2 、 T 5 截止 三个 PN 结 导通需 2.1V

77. 1. 输入为低电平（ 0.2V ）时 v o =5 － v R 2 － v be 4 － v D2 ≈ 3.4V 输出 高电平 v o

78. 2. 输入为高电平（ 3.4V ）时 电位被嵌 在 2.1V v B1 = V IH + V ON =4.1V 发射结反偏  1V T 2 、 T 5 饱和导通 全导通 截止

79. 2. 输入为高电平（ 3.4V ）时 v o = V CE5 ≈ 0.3V 输出低电平

80. 可见，无论输入如何， T 4 和 T 5 总是一管导通而另一管截止。 这种推拉式工作方式， 带负载能力很强 。

82. 二、电压传输特性 AB 段： v I <0.6V, v B1 <1.3V, T 2 、 T 5 截止， T 4 导通，输出高电平 3.4V 。 ( 截止区 ）

83. 二、电压传输特性 BC 段： v I >0.7V, v I <1.3V, T 2 导通， T 5 截止， T 2 工作在放大区。 （ 线性区 ）

84. 二、电压传输特性 CD 段： v I ≈1.4V, v B1 ≈2.1V,T 2 、 T 5 同时导通， T 4 截止，输出电位急剧下降为低电平。 （ 转折区 ）

85. 二、电压传输特性 DE 段： v I >1.4V, v I 继续升高 , v o 不再变化，保持低电平 0.3V 。 （ 饱和区 ）

86. 输出高电平 V OH 、输出低电平 V OL V OH  2.4V V OL  0.4V 便认为合格。 典型值 V OH =3.4V V OL  0.3V 。 阈值电压 V TH ( 门槛电压 ) v I < V TH 时，认为 v I 是低电平。 v I > V TH 时，认为 v I 是高电平。 V TH =1.4V

87. 三、输入端噪声容限 输入低电平时噪声容限： 输入高电平时噪声容限：

88. 一 . 输入特性 : §3.5.3 TTL 反相器的静态输入特性和输出特性 输入短路电流 I IS ( I IL ) 高电平输入电流 I IH

89. 二 . 输出特性 由于受到功耗的限制手册上给出的高电平输出电流的最大值要比 5mA 小得多。 74 系列 I OH(max) =0.4mA TTL 反相器高电平输出特性

90. 二 . 输出特性 I OL(max) TTL 反相器低电平输出特性

91. 前后级之间电流的联系 ？

92. 前级输出为 高电平时 前级（驱动门） 后级（负载门） 1 前级流出 电流 I OH （拉电流） 发射结反偏 , 输入电流 I IH 很小 ( 几十 μ A)

93. 前级输出为 低电平时 前级（驱动门） 后级（负载门） 0 流入前级的电流 I OL ( 灌电流 ) 输入低电平时的输入电流 I IL ，大约为－ 1mA 。

94. 扇出系数 －－驱动同类门的个数。 扇出系数 N O 取 N OL 、 N OH 中较小的一个。 扇出系数－－衡量门电路的 带负载能力 。 灌电流工作时： 拉电流工作时： I IL I OL I IH I OH

95. 例 3.5.2 解： V OL =0.2V 时，驱动门输出电流 I OL =16mA, 每个负载门的输入电流为 I I L = － 1mA 。 V OH =3.2V 时，驱动门输出电流 I OH = － 7.5mA, 但手册规定 | I OH |<0.4mA, 故取 | I OH |=0.4mA; 每个负载门的输入电流为 I I H =40 μ A 。 扇出系数 N O =10

96. 输入端 “ 1”,“0” ？ 三 . 输入端负载特性

97. 在一定范围内， u I 随 R P 的增大而升高。但当输入电压 u I 达到 1.4V 以后， u B1 = 2.1V ， R P 增大，由于 u B1 不变，故 u I = 1.4V 也不变。这时 T 2 和 T 5 饱和导通，输出为低电平。 开门电阻 R ON (2K Ω 左右） 1.4

98. (1) 关门电阻 R OFF —— 在保证门电路输出为额定高电平的条件下，所允许 R P 的最大值称为关门电阻。典型的 TTL 门电路 R OFF ≈ 0.7kΩ 。 (2) 开门电阻 R ON —— 在保证门电路输出为额定低电平的条件下，所允许 R P 的最小值称为开门电阻。典型的 TTL 门电路 R ON ≈ 2kΩ 。 数字电路中要求输入负载电阻 R P ≥ R ON 或 R P ≤ R OFF ，否则输入信号将不在高低电平范围内。 振荡电路则令 R OFF ≤ R P ≤ R ON 使电路处于转折区。

99. 例：判断如图 TTL 电路输出为何状态？ Y 0 =0 1 0 Y 1 =1 Y 0 Y 2 =0 1 0 10KΩ 1 1 10Ω Y 1 V CC Y 2 10KΩ

100. 1. 悬空的输入端相当于接高电平。 2. 为了防止干扰，一般应将悬空的输入端接高电平。 说明

101. 例 3.5.3 解： v O1 = V OH 、 v I2 ≥ V IH(min) 时 应满足： V OH － I IH R P ≥ V IH(min ) v O1 = V OL 、 v I2 ≤ V IL(max) 时 因此， R P 不应大于 690 Ω . G 1 G 2 R P v O1 v I2

102. §3.5.4 TTL 反相器的动态特性 一、传输延迟时间 t pdHL t pdLH 平均传输时间 平均传输延迟时间 t pd 表征了门电路的开关速度。 t v i o t v o o 50% 50%

103. 二 . 功耗： 有静态功耗和动态功耗。 静态功耗 指的是当电路没有状态转换时的功耗 ; 动态功耗 只发生在状态转换的瞬间。对于 TTL 电路静态功耗是主要的，用 P D 表示 。

104. §3.5.5 其他类型的 TTL 门电路 一 . 其他逻辑功能的门电路 输入端改成多发射极三极管 1. 与非门

105. TTL 集成门电路的封装： 双列直插式 如： TTL 门电路芯片（ 四 2 输入与非门， 型号 74LS00 ) 地 GND 电源 V CC （ +5V ） 外 形 管脚

106. 74LS00 内含 4 个 2 输入与非门， 74LS20 内含 2 个 4 输入与非门。

107. 例： 如图电路，已知 74S00 门电路 G P 参数为： I OH /I OL =-1.0mA/20mA I IH /I IL =50μA/-1.43mA 试求门 G P 能驱动多少同类门？若将电路中的芯片改为 74S20 ，其门电路参数同 74S00 ，问此时 G P 能驱动多少同类门？ G P G 1 G n

108. 解： 扇出系数 =10 门 G P 输出低电平时，设可带同类门数为 N OL ： 门 G P 输出的高电平时，设可带同类门数为 N OH ： 由于与非门的输入端为多发射极，当前一级门输出低电 平时，负载门只要一个输入端为低电平， T 2 、 T 5 就截止。

109. 74S20 为 4 输入 与非门，所以 扇出系数 No=5 门 G P 输出低电平时，设可带同类门数为 N OL ： 门 G P 输出高电平时，设可带同类门数为 N OH ：

110. 两方框中电路相同 A 为高电平时， T 2 、 T 5 同时导通， T 4 截止，输出 Y 为低电平。 B 为高电平时， T 2 ′ 、 T 5 同时导通， T 4 截止，输出 Y 为低电平。 A 、 B 都为低电平时 ， T 2 、 T 2 ′ 同时截止， T 5 截止， T 4 导通，输出 Y 为高电平。 2. 或非门

111. 或非门 与或非门

112. 3. 与或非门

113. 4. 异或门 若 A 、 B 同时为高电平， T 6 、 T 9 导通， T 8 截止，输出低电平； A 、 B 同时为低电平， T 4 、 T 5 同时截止，使 T 7 、 T 9 导通， T 8 截止，输出也为低电平。 A 、 B 不同时， T 1 正向饱和导通， T 6 截止； T 4 、 T 5 中必有一个导通，从而使 T 7 截止。 T 6 、 T 7 同时截止，使得 T 8 导通， T 9 截止，输出为高电平。

114. 74LS86

115. 二 . 集电极开路门（ OC 门） 为什么需要 OC 门？ 普通与非门输出不能 直接连在一起实现“线与”！ 产生一个很大的电流 1 0 A B Y C D

116. OC 门输出端可直接连接实现线与。 集电极悬空 A B Y

117. R L 的选择： I OH I IH n 个 m 个 V OH 负载门输入端个数 V CC V IL V IL V IL R L

118. V OL m ′ 个 I OL I IL 负载门个数 由于与非门的输入端为多发射极，当前一级门输出低电平时，负载门只要一个输入端为低电平， T 2 、 T 5 就截止。 若为或非门， m ′ 是输入端的个数，而不是负载门的数目。 例 3.5.5 V IH V IL V IL V CC R L

119. 三 . 三态门 （ TS 门 ) 三态输出门 (Three-State Output Gate) 是在普通门电路的基础上附加控制电路而构成的。 EN A Y B EN ′ A Y B

120. 0 截 止

121. 1 导 通 截止 截止 高阻态

122. §3.5.6 TTL 数字集成电路的各种系列 74H 系列： 高速系列。其工作速度的提高是用增加功耗的代价换取的，效果不够理想。 从 提高工作速度 、 降低功耗 两方面考虑进行改进。 74S 系列： 肖特基系列。采用抗饱和三极管，提高了工作速度，但电路功耗加大，并且输出的低电平升高。 74LS 系列： 低功耗肖特基系列。兼顾功耗和速度两个方面，得到更小的延迟－功耗积。

123. 74AS 系列： 电路结构与 74LS 系列相似，采用低 阻值，提高了工作速度，但功耗较大。 74ALS 系列： 其延迟－功耗积是 TTL 电路所有系列中最小的一种。 54 、 54H 、 54S 、 54LS 系列： 54 系列与 74 系列电路具有完全相同的电路结构和电气性能参数。 54 系列工作温度范围更宽，电源允许的工作范围更大。 74 系列：温度 0 ～ 70℃ ，电源电压 5V±5%; 54 系列 : 温度 -55 ～ +125℃ ，电源电压 5V±10% 。

124. TTL 集成门电路系列 型 号 名 称 主 要 功 能 74LS00 四 2 输入与非门 74LS02 四 2 输入或非门 74LS04 六反相器 74LS05 六反相器 OC 门 74LS08 四 2 输入与门 74LS13 双 4 输入与非门 施密特触发 74LS30 8 输入与非门 74LS32 四 2 输入或门 74LS64 4-2-3-2 输入与或非门 74LS133 13 输入与非门 74LS136 四异或门 OC 输出 74LS365 六总线驱动器 同相、三态、公共控制 74LS368 六总线驱动器 反相、三态、两组控制

125. CMOS 电路与 TTL 电路比较： （ 1 ） CMOS 电路的工作速度比 TTL 电路的低。 （ 2 ） CMOS 带负载的能力比 TTL 电路强。 （ 3 ） CMOS 电路的电源电压允许范围较大，约在 3 ～ 18V ，抗干扰能力比 TTL 电路强。 （ 4 ） CMOS 电路的功耗比 TTL 电路小得多。门电路的功耗只有几个 μW ，中规模集成电路的功耗也不会超过 100μW 。

126. （ 5 ） CMOS 集成电路的集成度比 TTL 电路高。 （ 6 ） CMOS 电路容易受静电感应而击穿，在使用和 存放时应注意静电屏蔽，焊接时电烙铁应接地 良好，尤其是 CMOS 电路多余不用的输入端不 能悬空，应根据需要接地或接高电平。 CMOS 电路与 TTL 电路比较：

127. 多余输入端的处理措施 处理原则： 不能影响输入与输出之间的逻辑关系 。 数字集成电路中多余的输入端在不改变逻辑关系的前提下可以 并联 起来使用，也可 根据逻辑关系的要求接地或接高电平 。 TTL 电路多余的输入端悬空表示输入为高电平 ； 但 CMOS 电路，多余的输入端不允许悬空，否则电路将不能正常工作 。

128. 对于 TTL 门，一般可将多余的输入端通过上拉电阻（ 1 ~ 3 K  ）接电源正端；也可利用反相器将其输入端接地 ; 通过大电阻接地（ 逻辑 1 的处理 ）。直接把多余端接地（ 逻辑 0 的处理 ）。 对于 CMOS 电路，对于输入端可根据需要直接接地（ 逻辑 0 的处理 ）；或直接接 V DD （ 逻辑 1 的处理 ）。

129. 要实现 Y=A ，输入端 B 应如何连接？ B=0 时可实现 Y=A ， B 端应接低电平 ( 接地）。 要实现 Y=A ，输入端 B 应如何连接？ ′ B=1 时可实现 Y=A ， B 端应接高电平（接电源）。 ′

130. 本章小结 门电路是构成各种复杂数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。 本章介绍了目前应用最广泛的 TTL 和 CMOS 两类集成逻辑门电路。在学习这些集成电路时，应把重点放在它们的外部特性上。外部特性包含两个内容，一个是输出与输入间的逻辑关系，即所谓逻辑功能；另一个是外部的电气特性，包括电压传输特性、输入特性、输出特性等。本章也讲一些集成电路内部结构和工作原理，但目的是帮助读者加深对器件外特性的理解，以便更好地利用这些器件。