Downloaded 22 times
![自己紹介
• 平日は某企業で働くサラリーマン
• 1976年生まれ 全国転々としつつも結局、福岡が一番長く、今も福岡在住
• 1998～ μITRON仕様 Real-Time OS HOS-80 をリリース
• 現在 HOS-V4a にて各種組み込みCPUに対応 (組み込みRustも実験中)
(ARM,H8,SH,MIPS,x86,Z80,AM,V850,MicroBlaze, etc.)
• 2008～ FPGA用ソフトコアSoC環境 Jelly をリリース(MIPS互換コア)
• 現在 Zynq 上にて Real-Time GPU や LUT-Network の実験など
各種 Real-Time コア開発の実験場と化す
• 2018～ LUT-Network用の環境 BinaryBrain を開発中
• 微分可能回路記述にてFPGA回路をそのまんま深層学習
• リアルタイムコンピューティング(当然Edgeコンピュータ)を探求中
• 電脳メガネ計画（いつかやりたい電脳コイルの世界）
• Real-Time 画像I/O (カメラ[IMX219] & OLED 1kfps駆動)
• Real-Time GPU開発 (frame buffer無し、ゼロ遅延描画)
• Real-Time DNN開発 (超低遅延DNN認識）
3](https://image.slidesharecdn.com/verilator20210529-210529072025/85/Verilator-2021-05-29-3-320.jpg)
![参考にさせて頂いた情報
• @Vengineer様 「Verilator の薄い本」
• 「Verilatorの中を調べる」No.1、例題解析編]
• https://booth.pm/ja/items/2917623
• 「Verilatorの中を調べる」No.2、テストデータ解析編]
• https://vengineer.booth.pm/items/2927828
• 「みねっちょのマイコン関係ブログ」様
• WSL で 無償の Verilog な サイクルベースシミュレータ Verilator を使う
• https://minettyo.com/entry/logicdesign_wsl_verilator
• 「FPGA開発日記」 様
• Verilatorの使い方(1. Verilatorの考え方と基本的なシミュレーション実行方法)
• https://msyksphinz.hatenablog.com/entry/2020/05/06/040000
• Verilatorの使い方(2. 波形ダンプの方法)
• https://msyksphinz.hatenablog.com/entry/2020/05/08/040000
• Verilatorの使い方(3. Lintとして活用する)
• https://msyksphinz.hatenablog.com/entry/2020/05/10/000000
33](https://image.slidesharecdn.com/verilator20210529-210529072025/85/Verilator-2021-05-29-33-320.jpg)
![[DL輪読会]MetaFormer is Actually What You Need for Vision](https://cdn.slidesharecdn.com/ss_thumbnails/20220121metaformer-220121085750-thumbnail.jpg?width=640&height=640&fit=bounds)
Verilator勉強会 2021/05/29
- 1. Verilatorやってみた！ ～ OpenCVでテストベンチを書いてみた ～ 2021/05/29Verilator勉強会 Ryuji Fuchikami @Ryuz88
- 2.
- 3. 自己紹介 • 平日は某企業で働くサラリーマン • 1976年生まれ全国転々としつつも結局、福岡が一番長く、今も福岡在住 • 1998～ μITRON仕様 Real-Time OS HOS-80 をリリース • 現在 HOS-V4a にて各種組み込みCPUに対応 (組み込みRustも実験中) (ARM,H8,SH,MIPS,x86,Z80,AM,V850,MicroBlaze, etc.) • 2008～ FPGA用ソフトコアSoC環境 Jelly をリリース(MIPS互換コア) • 現在 Zynq 上にて Real-Time GPU や LUT-Network の実験など 各種 Real-Time コア開発の実験場と化す • 2018～ LUT-Network用の環境 BinaryBrain を開発中 • 微分可能回路記述にてFPGA回路をそのまんま深層学習 • リアルタイムコンピューティング(当然Edgeコンピュータ)を探求中 • 電脳メガネ計画（いつかやりたい電脳コイルの世界） • Real-Time 画像I/O (カメラ[IMX219] & OLED 1kfps駆動) • Real-Time GPU開発 (frame buffer無し、ゼロ遅延描画) • Real-Time DNN開発 (超低遅延DNN認識） 3
- 4.
- 5.
- 6.
- 7. 何が凄いのか早速やってみた • 環境 • IntelCore i7-4770@3.4GHz 32GB/GT1660SUPPER/GT1030 • Ubuntu 18.04/20.04 (Windows 10 Pro WSL2) • Verilator v4.200 ← 必ず新しいものを入れよう！ • VS code • Xming + GTKwave 7 WLSのおかげで Windows でも快適に使えます。
- 8. まだ使ってないVerilogな人に伝えたい事 • 思ったより簡単に導入できる • 思った以上に開発効率が上がる •新しい使い方について、とても潜在力を 有している 8
- 9. Verilatorすごい！ • 数時間かかっていた画像処理シミュレーションが数分で終わった • VCD形式よりはるかに小さいFST形式 •OpenCV はじめ C++ の資産がテストベンチ記述に使える • シミュレーションの進行や制御がC++で自由に弄れる • 体重が 2㎏減った 9 ※ 上記は個人の感想です。効果は個人差がある場合があります。
- 10.
- 11.
- 12.
- 13. ちかっぱ速かとです 13 ツール 速度 Veritak 2分15秒 iverilog4分7秒 xsim 2分17秒 Verilator 10秒 とある512x512画像でテスト さらに波形ダンプ止めたら瞬殺(1秒以下)でした
- 14. ここまでに嵌った初心者の穴紹介(1) • 横着せずにクロックはC++まで引き出そう • 最初–public つけて、そのまま全部外から弄ろうとしたら嵌りました • Warning対応をどこまでやるかは判断が必要 • Warningといいつつコンパイル止まるので、-Wno-XXX • 非常に強力な文法チェックなので、新規に書くならちゃんと対応したい (古い大量のコード抱えてると全部対応はツライ) 14
- 15.
- 16.
- 17.
- 18.
- 19. 何が必要か？ Verilog の文法に即した信号のハンドシェークが C++ ⇔Verilog間で必要 19 • イベントキューの機能 • ノンブロッキング代入の機能 具体的にはC++側の
- 20. イベントキューの機能(#の代替) 20 initial begin reset =1’b1; #1000 reset = 1’b0; end always #5.0 clk = ~clk; 要はこんな記述の代わりに 1000ns後にリセット解除するコードの実行予約が必要だったり こんな記述の代わりに 5ns後に波形反転コードが呼ばれ、再び5ns後に再予約される仕組み だったりが必要 ⇒ C++ の std::priority_queue とかで楽に作れるよね
- 21. C++でのノンブロッキング代入の対応 21 そもそもノンブロッキング代入のおさらい • 参照する変数はイベント前の値 • 代入は即時実施されず、イベント完了後に反映される イベント処理時にeval() 呼ぶ前と呼んだ後の それぞれで変数アクセスタイミングがC++に必要
- 22. その他のケア 22 initial な処理と、 finalな処理が必要だよね 細かい挙動は@Vengineerさんの薄い本で把握！
- 23. 結局こんな感じの基底クラス実装 23 必要な処理だけoverrideしてモデルを書けるフレームワークを考えてみた • 前処理／後処理 • 自分が動くべきタイミングかどうかの監視 •イベント前の値取得と、イベント後の反映 • 怪しいUIを追加する為の別スレッド
- 24.
- 25.
- 26.
- 27.
- 28.
- 29.
- 30. ここまでに嵌った初心者の穴紹介(2) • Verilator 任せだとC++のオプションがうまく操作できない •cmake は新しいものを使おう • 古い cmake 使っていたら、-std=++17 つけてるのに、-std=gnu++11 も一緒 について解析に手間取りました。 • cmake新しくしたら一発解決でした。 30
- 31. おまけ 31 • コンパイルとても長い (多分私のVerilogコードも原因) • 実行が超速でびっくり •大量のデータの実験にはよさそう (動画使った時系列処理の確認とか) 【LUT-Network(拙作のFPGA DNN)やってみた】 【非同期クロックもやってみた】 • 複数クロックを作ってみたが あっさり動いてくれた
- 32. まとめ • 導入は思ったより簡単 • 普通の同期回路ならクロックだけ外に引っ張り出したらほとんどのVerilog記述のテス トベンチはほぼそのまま使えた •SystemVerilogも基本的なところは使えそう？(使い込んでないので自信なし) • 爆速なのでシミュレーション時間が開発効率に直結する分野に人に超おすすめ • Verilator や cmake などはなるべく最新を入れましょう • WSL2 + VS code 最高！ Ubuntu20.04 オススメ • 使い方の応用が非常に奥深い • OpenCV の例は一つの例に過ぎない (ROSとかUnityとか繋ぐと面白いかも) • C++のいいところとVerilogのいいところ混ぜてたテストベンチが簡単に書ける • 速いしいろいろなものと繋げてシステムシミュレーションできるかも (カメラとかの実デバイスとか、FPGAの実体とか) 32
- 33. 参考にさせて頂いた情報 • @Vengineer様 「Verilatorの薄い本」 • 「Verilatorの中を調べる」No.1、例題解析編] • https://booth.pm/ja/items/2917623 • 「Verilatorの中を調べる」No.2、テストデータ解析編] • https://vengineer.booth.pm/items/2927828 • 「みねっちょのマイコン関係ブログ」様 • WSL で 無償の Verilog な サイクルベースシミュレータ Verilator を使う • https://minettyo.com/entry/logicdesign_wsl_verilator • 「FPGA開発日記」 様 • Verilatorの使い方(1. Verilatorの考え方と基本的なシミュレーション実行方法) • https://msyksphinz.hatenablog.com/entry/2020/05/06/040000 • Verilatorの使い方(2. 波形ダンプの方法) • https://msyksphinz.hatenablog.com/entry/2020/05/08/040000 • Verilatorの使い方(3. Lintとして活用する) • https://msyksphinz.hatenablog.com/entry/2020/05/10/000000 33
- 34. 発表者アクセス先 • 渕上 竜司(Ryuji Fuchikami) • e-mail : ryuji.fuchikami@nifty.com • Web-Site : http://ryuz.my.coocan.jp/ • Blog. : http://ryuz.txt-nifty.com/ https://ryuz.hatenablog.com/ • GitHub : https://github.com/ryuz/ • Twitter : https://twitter.com/Ryuz88 • Facebook : https://www.facebook.com/ryuji.fuchikami • YouTube : https://www.youtube.com/user/nekoneko1024 34 本発表に関連するブログ記事は下記の２件です • Verilatorやってみた https://ryuz.hatenablog.com/entry/2021/05/01/135821 • C++の動作モデル書いてみた(主にVerilator用) https://ryuz.hatenablog.com/entry/2021/05/02/104700
- 35.