Download as PDF, PPTX
![[DL Hacks]FPGA入門](https://cdn.slidesharecdn.com/ss_thumbnails/dlhacksfpgabeginner-180627050145-thumbnail.jpg?width=640&height=640&fit=bounds)
オープンハードセミナー
- 1. mjpeg stream vieweron FPGA ハードウェア処理とソフトウェア処理の違いを理解する 栗元憲一 http://k2-garage.com 13年7月14日日曜日
- 2. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 3. 自己紹介 excellent design inc データパス系ハードマクロや statictiming analyzer の開発 九州工業大学笹尾研究室 論理合成アルゴリズムの研究 NP完全問題への挑戦 13年7月14日日曜日
- 4.
- 5. motionJPEG viewer on FPGA android +hardware 13年7月14日日曜日
- 6.
- 7. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 8. まずは普通のSoCの中身を知ろう(1) texus instrumentsのDM3730 ARM CortexA-8 (processor), GPU,....... example これ beagleboard-xM 13年7月14日日曜日
- 9.
- 10. まずは普通のSoCの中身を知ろう(3) in_A in_B BB out L LH L H H H L H H H L in_A in_B BB out L L H L H L H L L H H L 代表的な論理ゲートNAND NOR その他INVERTERやD-FFと呼ばれる記憶素子等が 複雑に組み合わさっています (数千万以上!!!!) logic部分 13年7月14日日曜日
- 11.
- 12. SoCはどうやって設計するの？ HDLで記述 -- controller part if((count_num = 0 and strobe1 = '1' v.control_reg.counter := if(count_num = 73)then v.control_reg.counter := (others => end if; end if; vready1 := '0'; 論理合成ツール テキスト 工場毎に設計された 論理セルの接続ネット (1000万ゲート以上!) 配置配線ツール 工場毎に設計された 論理セルのレイアウトを 自動で配置配線 工場で製造できるレイアウトが完成! 13年7月14日日曜日
- 13.
- 14.
- 15. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 16.
- 17.
- 18. RGB−YCbCr変換(1) Y = 0.29900R+ 0.58700G + 0.11400B Cb = -0.16874R - 0.33126G + 0.5000B + 128 Cr = -0.5000R -0.41869G - 0.08131B + 128 13年7月14日日曜日
- 19.
- 20.
- 21.
- 22.
- 23. ランレングス圧縮 基本： 同じ文字が連続した数を記述 例: 「A A AA A B B B B B B B B B A A A」 → 「A 5 B 9 A 3」 JPEGでは: 0が連続した数を後ろに付ける 例: 2,1,-1,0,3,2,1,0,1,0,0,0,0,1,0,0,0,0,1,0,0,0, → 20,10,-11,30,20,11,14,14,EOB 13年7月14日日曜日
- 24.
- 25. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 26.
- 27.
- 28. 開発するSoC SPARC V8 CPU,AHB・APBバス, ethernet mac...... 13年7月14日日曜日
- 29.
- 30.
- 31.
- 32. jpegソフトウェアについては定評のある IJG(International Jpeg Group)のjpeglibrary を使用します。 linuxのユーザランドアプリのディレクトリとして repositoryに含めてます 13年7月14日日曜日
- 33.
- 34.
- 35.
- 36.
- 37.
- 38. gprofを用いて処理時間を測定 Each sample countsas 0.01 seconds. % cumulative self self total time seconds seconds calls ms/call ms/call name 32.26 0.20 0.20 62424 0.00 0.00 decode_mcu 24.19 0.35 0.15 249696 0.00 0.00 jpeg_idct_islow 20.97 0.48 0.13 2448 0.05 0.05 ycc_rgb_convert 8.06 0.53 0.05 1722390 0.00 0.00 jpeg_fill_bit_buffer 8.06 0.58 0.05 1 50.00 50.00 finish_output_bmp 3.23 0.60 0.02 2448 0.01 0.01 put_pixel_rows 1.61 0.61 0.01 236866 0.00 0.00 jpeg_huff_decode 1.61 0.62 0.01 4896 0.00 0.00 h2v1_fancy_upsample 0.00 0.62 0.00 62424 0.00 0.00 jzero_far huffman decode, idct, YCbCr-RGB変換が占める 13年7月14日日曜日
- 39.
- 40. software処理でデータはどう流れる？ (3) cache missとMMU 13年7月14日日曜日
- 41. software処理でデータはどう流れる？ (2) cache missとMMU 13年7月14日日曜日
- 42.
- 43.
- 44. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 45.
- 46.
- 47.
- 48.
- 49.
- 50.
- 51.
- 52.
- 53. FIFO(First In FirstOut) データを一定数貯めれる バッファで一番古いデータ から出力される 13年7月14日日曜日
- 54.
- 55.
- 56.
- 57. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 58.
- 59.
- 60.
- 61.
- 62. Agenda introduction 1. 自己紹介 2. FPGAって何? main 3.JPEGアルゴリズム 4. softwareのみでmotionJPEG再生 5. YCbCr-RGB変換のみhardware化 6. JPEG処理すべてhardware化 7. まとめ 13年7月14日日曜日
- 63.
- 64.
- 65.
- 66.