珠玉の名作！4ビット符号無、符号付加減算回路！ キャリー、オーバフローフラグも付いてるでよ！ 電通大の論理設計学における講義資料にあった10進電卓を改造しました！

1. 論理回路 順序回路第6回
（状態遷移機械の応用設計(電卓の設計)）
6.0 準備：後に利用するモジュール
6.1 全体設計
6.2 エンコーダ回路
6.3 レジスタ回路
6.4 加減算回路
6.5 ４ビットマルチプレクサ回路
6.6 表示用デコーダ回路
6.7 制御（シーケンサ）回路
6.8 表示デコーダ回路
1

2. 6.0 準備：後に利用するモジュール
2
6.0.１マルチプレクサ
制御信号により2つの入力信号A, B のいずれかを選択
データセレクタとも呼ばれ、SEL が0のときA側、1のとき
B 側が選択

3. 3
6.0.2 イネーブル付D-FF
・EBABLE=1のとき、Dの入力を保持
・EBABLE=0のときは、Qの値を保持
・値の記憶に使用

4. 6.0.3 JF-FFによるシフトレジスタ
D-FFによるシフトレジスタはJK-FFでも実現可能
6.0.4 使用しない入力ピンの処置
処置しないと誤動作！ 4

5. 6.0.5 立ち上がり検出回路
5

6. 6.1 全体設計：
6
6.１.１ 機能設計
・1桁の10進数の和と差を計算する電卓を設計
・2つの数字の和と差を計算
・入力は、0〜15の数字を示すテンキーと、クリア
（C）、
プラス（+）、マイナス（-）、イコール（=）の4種
類の制御キーで！
・表示は、7セグメントLEDを使用
・この電卓には符号付，符号無計算を決めるスイッ
チが付いており，キャリフラグやオーバフローが生
じたらエラーを表示
今回設計する電卓は、限界までその機能を簡素化
設計の流れや重要なポイントを把握するのが目的

7. 7
０
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
０
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
6.１.2 電卓の操作仕様
（1） 符号無加減算 （2） 符号付加減算
U/S がOFF（0）のときは符号無，ON（１）のとき
には符号付の加減算
操作誤り，キャリーフラグ，オーバフローフラ
グが立ったときにはエラーとしてEと表示

8. 8
０
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
３
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
３
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
操作手順
（符号無）
９
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
１２
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
Ｅ
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
③ プラス（＋） or
マイナス（ー）

9. 9
０
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
８
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
８
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
操作手順
（符号無）
９
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
ＣＥ
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
EE
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
③ プラス（＋） or
マイナス（ー）
（８）

10. 10
操作手順
（符号付）
③ プラス（＋） or
マイナス（ー）
０
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
３
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
３
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
７
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
－４
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
Ｅ
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
（７）差

11. 11
０
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
３
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
３
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
操作手順
（符号付）
９
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
EE
1 2 3
4 5 6
7 8 9 C
+
-
=0 U/S
10 11 12
13 14 15
③ プラス（＋） or
マイナス（ー）
差
０
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
３
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
３
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
ー７
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5
（ー７）
ＯＥ
1 2 3
4 5 6
7 C
+
-
=0 U/S
-8
-4
-3 -2 -1
-7
-6 -5

12. 12
6.１.3 機能分割とブロック図の作成
様々な組合せ回路と順序回路が必要
① エンコーダ回路： テンキーの信号を、対応する4
ビットの
2進数に変更
② レジスタ回路×２： 2つの4ビットの2進数を保存
③ 加減算回路： 2つのレジスタ出力の和／差を計算
④ マルチプレクサ回路： レジスタもしくは加減算結果
の いずれかを7セグメントLEDに表示
⑤ 表示デコーダ回路： 操作誤りの演算不能の場合に
エラーを表示
⑥ 制御回路（シーケンサ）； 全体の流れを制御
①③④⑤：組合せ回路②⑥ ：順序回路

13. 13
1
2
3
4
5
6
7
8
9
C
+
-
=
0
U/S
10
11
12
13
14
15 IF
IE
ID
IC
IB
IA
I9
I8
I7
I6
I5
I4
I3
I2
I1
I0
Inum
C3
C2
C1
C0
D3
D2
D1
D0
EN
Q3
Q2
Q1
Q0
D3
D2
D1
D0
EN
Q3
Q2
Q1
Q0
A3
A2
A1
A0
S3
S2
S1
S0
CA
OF
B3
B2
B1
B0
~＋/－
S3
S2
S1
S0
B3
B2
B1
B0
SEL
X3
X2
X1
X0
X3
X2
X1
X0
Ya
Yb
Yc
Yd
Ye
Yf
Yg
Za
Zb
Zc
Zd
Ze
Zf
Zg
CA
OF
ERR
U/S
Ips
Ims
Ieq
Icr
CLK
SEL
ERR
Inum
①エンコーダ回路
②レジスタB ②レジスタA ③加減算器④マルチプレクサ
⑤ 表示デコーダ
⑥ 制御回路
SEL: 0 レジスタBを出力
SEL: 1 演算結果を出力
（＝）の後にC以外を押すとエラー
０： 符号無演算、 1： 符号付演算
加減算電卓のブロック図
-8
-4
-7
-6
-5
-3
-2
-1
LED1
LED0
J
K
Q

14. 14

15. 6.2 エンコーダ回路： すでに第二回レポートで完成
済？
エンコーダ： テンキー（0～15）の一つを押すと、対応する4ビッ
トの2進数を出力。信号 Inum は、いづれかのキーが押された時に1
となり、制御回路（シーケンサ）で使用。
1/4 レポート提出後に公開予定 15

16. 6.2 エンコーダ回路： すでに第二回レポートで完成
済？
エンコーダ： テンキー（0～15）の一つを押すと、対応する4ビッ
トの2進数を出力。信号 Inum は、いづれかのキーが押された時に1
となり、制御回路（シーケンサ）で使用。
16
Inum

17. 6.3 レジスタ回路：
4ビットのシフトレジスタを用いて、数値が入力された
ときにシフトし、二つの数値を記憶する。
Sampleフォルダにある４桁４ビットシフトレジスタを参
照！
17

18. 6.4 加減算回路：第一回レポートで完成済？
入力は、4ビットの2進数で、演算結果は4ビットの2進数。
出力範囲は符号無では0～15、符号付では―8～7。
18

19. 6.4 加減算回路：第一回レポートで完成済？
入力は、4ビットの2進数で、演算結果は4ビットの2進数。
出力範囲は符号無では0～15、符号付では―8～7。
19
333333
333333
SSWBASSWBA
SSWBASSWBAOV


A
B
SW

20. 6.5 4ビットマルチプレクサ回路：
制御信号SEL=0のとき4ビットのレジスタBの出力B3〜B0
SEL=1のとき4ビットの加減算回路の出力S3〜S0
20

21. 6.6 表示用デコーダ回路：
• キー操作が正規の手順でないとき、エラー表示状態
に遷移し、制御回路の出力信号ERRが1になる。これを
受けて、LED0にエラー示す”E” を表示
21

22. • キャリフラグが立ったときには”CE”、オーバフローが
生じたときは”OE”と表示
• 符号無で10以上の数値を表示する場合、例えば1101が入
力されれば、LED0には3、LED1には1を表示
• 符号付で負の数を表示する場合、例えば1001が入力さ
れたときには、LED0には7、LED1には－を表示
⇒ さて、どうやって？ （ヒント：2の補数）
以上を実現できれば完璧であるが、16進数（0～9、A～
F）のまま表示するという仕様で簡単に実装する方針で
もOK
• 表示用デコーダを取り除き、マルチプレクサの出力
をデコーダ内蔵7セグメントLED１つに直接接続
• CA、OFにはLEDをそれぞれ接続（異なる色に！） 22

23. 6.7 制御（シーケンサ）回路：
6.7.1 状態図の作成
制御回路： 入力キーの操作に従い、その状態を遷移させながら、
レジスタやデコーダ等に必要な制御信号を供給。
23
状態No （Q2Q1Q0） 状態 表示
0 ( 000 ) CLEAR: クリア（C） ０
1 ( 001 ) NUM1: １番目の数字入力完了 １番目の数字
2 ( 010 ) OP: 演算（＋or－）入力完了 １番目の数字
3 ( 011 ) NUM2: ２番目の数字入力完了 ２番目の数字
4 ( 100 ) EQUAL: イコール（＝）入力完了 演算結果
5 ( 111 ) ERROR: エラー Ｅ

24. 24
0～15
0～15
Ｃ,0-15以外
＋/－
OPＣ,0-15以外
＋/－以外

25. 6.7.2 遷移表の作成
25
Iop
(+/-)
OP
OP
OP
OP
OP

26. 6.7.3 論理式の作成
26
Iop
Iop
Iop
Iop

27. 6.7.3 論理式の作成
27
Iop
Iop
Iop
Iop

28. 6.7.4 回路図の作成
28
Iop
Iop

29. 6.7.4 回路図の作成
29

30. 6.8 表示デコーダ回路：
6.8.1 真理値表の作成 (数値の表示)
30
数値 X3X2X1X0
LED1(U)
a b c d e f g
LED0(U)
a b c d e f g
LED1(S)
a b c d e f g
LED0(S)
a b c d e f g
0 0000 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1
1 0001 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1
2 0010 1 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 0
3 0011 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 0
4 0100 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0
5 0101 1 1 1 1 1 1 1 0 1 0 0 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 0 0
6 0110 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0
7 0111 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1
8 (-8) 1000 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0
9 (-7) 1001 1 1 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1
10 (-6) 1010 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0
11 (-5) 1011 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 1 0 0
12 (-4) 1100 1 0 0 1 1 1 1 0 0 1 0 0 1 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0
13 (-3) 1101 1 0 0 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 1 0
14 (-2) 1110 1 0 0 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 0 1 0
15 (-1) 1111 1 0 0 1 1 1 1 0 1 0 0 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1

31. 6.8.2 真理値表の作成 (エラーの表示)
6.8.3 論理式の作成
LED1:
~a = U・CA + S・OV
~b = U・（X3・X2+X3・X1）・~CA +S・OV
~c = U・（X3・X2+X3・X1）・~CA +S・OV
~d = U・CA + S・OV
~e = U・CA + S・OV
~f = U・CA + S・OV
~g = S ・X3・~OV 31
LED1(U)
a b c d e f g
LED0(U)
a b c d e f g
LED1(S)
a b c d e f g
LED0(S)
a b c d e f g
操作ミス 1 1 1 1 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 0
キャリー 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
オーバフロー 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0

32. LED0: (ここから下は、多分バグだらけ！力尽きた！)
~a = ~(~X3・~X2・~X1・X0+~X3・X2・~X1・~X0）・~OV・~CA +
U・(~（X3・~X2・X1・X0+X3・X2・X1・~X0）・~CA+E+CA)
S・(~（X3・X2・~X1・~X0+X3・X2・X1・X0）・~OV+E+OV）
~b = ~X3・X2・~X0+
U・~（ X3・X2・X1・X0+E+CA+OV）+
S・~（ X3・~X2・X1+E+CA+OV）
~c = ~X3・~X2・X1・~X0+
U・~（ X3・X2・~X1・~X0+E+CA+OV）+
S・~（ X3・X2・X1・~X0+E+CA+OV）
~d = ~X2・~X1・X0+~X3・X2・~X1・~X0+~X3・X2・X1・X0+
X3・~X2・X1・X0+
U・~（ X3・X2・X1・~X0+OV）+
S・~（ X3・X2・~X1・~X0+X3・X2・X1・X0+CA） 32

33. ~e = X0+~X3・X2・~X1+
U・~（X3・X2・X1・~X0+OV）+
S・~（X3・X2・~X1・~X0+CA）
~f = ~X3・~X2・X0+~X3・~X2・X1+~X3・X1・X0+
X3・X2・~X1・X0+
U・~（X3・~X2・X1・X0+X3・X2・~X1・~X0+OV）+
S・~（X3・~X2・~X1・X0+X3・X2・X1+CA）
~g = ~X3・~X2・~X1+~X3・X2・X1・X0+
U・~（X3・~X2・X1+OV）+
S・~（X3・~X2・~X1・X0+X3・X2・X1・X0+CA）
33

34. LED0: (共通項発見のためのもの！信用しちゃ駄目！)
~a = 1+4+
U・~（ 13+14+ OV）+
S・~（ 12+15+ CA）
~b = ~X3・X2・~X0+
U・~（ 15+E+CA+OV）+
S・~（ X3・~X2・X1+E+CA+OV ）
~c = 2+
U・~（ 12+E+CA+OV）+
S・~（ 14+E+CA+OV）
~d = ~X2・~X1・X0+4+7+
13+
U・~（ 14+OV）+
S・~（ 12+15+CA） 34

35. ~e = X0+~X3・X2・~X1+
U・~（14+OV）+
S・~（12+CA）
~f = ~X3・~X2・X0+~X3・~X2・X1+~X3・X1・X0+
13+
U・~（11+12+OV）+
S・~（9+X3・X2・X1+CA）
~g = ~X3・~X2・~X1+7+
U・~（X3・~X2・X1+OV）+
S・~（9+15+CA）
35