ĐỀ THAM KHẢO THEO HƯỚNG MINH HỌA 2025 KIỂM TRA CUỐI HỌC KÌ 2 NĂM HỌC 2023-202...
Chương 4 memory
1. Chương 4
Tổ chức Bộ nhớ chính
4.1 Khái quát
Có thể xác định một số tiêu chuẩn chung, các tính chất của
bộ nhớ. Đó là những đặc điểm mà chúng ta có thể phân
biệt :
Dung lượng là chỉ lượng thông tin mà bộ nhớ có thể lưu
trữ. Dung lượng có thể đo bằng bit, byte, word ... Thông
thường người ta sử dụng các bội số của byte
Thời gian lưu trữ là khoảng thời gian mà bộ nhớ có thể
lưu trữ thông tin một cách tin cậy, nhất là khi nguồn điện
bị tắt.
3/9/2013 1
2. Tổ chức Bộ nhớ chính
Thời gian truy nhập/ t tac: thời gian kể từ
khi có xung địa chỉ trên bus địa chỉ cho đến khi
có dữ liệu ra ổn định trên bus dữ liệu.
Thời gian truy nhập bộ nhớ phụ thuộc nhiều vào
công nghệ chế tạo nên bộ nhớ.
Do đó, một bộ nhớ được làm từ các thành phần
điện tử thông thường có khả năng truy cập nhanh
hơn (đo bằng nanosecond hay 10-9s) trong khi đối
với đĩa từ, thời gian truy cập lại dài hơn (đo bằng
milisecond hay 10-3s)
3/9/2013 2
3. Tổ chức Bộ nhớ chính
Thời gian truy p (nhập/ t) tac:
c i gian truy p m cơ tư
120ns n 150ns, a c chương nh cơ sơ như
BIOS.
c y nh i n nay đa thay c ROM y
ng c FLASH ROM, c t c EEPROM,
cho p i ng thê p i chương nh
BIOS.
3/9/2013 3
4. Tổ chức Bộ nhớ chính
Thời gian truy p (nhập/ t) tac:
c i gian truy p nhanh t,
ng tư 20ns n 10ns. ng ng c sư
ng m bô nhơ Cache trong y nh.
c c đô truy p m hơn, tư i
c n trên 100ns, chu u sư ng m bô nhơ
nh.
3/9/2013 4
5. Tổ chức Bộ nhớ chính
Thời gian truy p (nhập/ t) tac:
Do c đô truy p m nên phương c t
ng a c DRAM ng c nghiên u i
n không ng m tăng u t trao i dư
u a hê ng y nh. Đo :
c chê đô m tươi tiên n
Chê đô t ng theo trang
c modul nhơ u i như EDO RAM va SDRAM.
3/9/2013 5
6. Tổ chức Bộ nhớ chính
Kiểu truy cập là cách mà người ta truy cập thông tin.
Người ta có thể truy cập trực tiếp hay đầu tiên người
ta phải vượt qua một số thông tin khác.
Thực vậy, đối với băng từ, người ta phải vượt qua tất
cả các thông tin trước đó để có thể đạt đến thông tin
cần tìm, trong khi sự truy cập vào bộ nhớ điện tử là
truy cập trực tiếp.
3/9/2013 6
8. Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
Các bộ nhớ bán dẫn thường dùng với bộ VXL bao gồm:
Bộ nhớ cố định ROM (Read Only Memory): bộ nhớ có nội dung ghi
sẵn, chỉ được đọc ra.
Bộ nhớ bán cố định EPROM (Erasable Programmable ROM): là bộ
nhớ ROM có thể lập trình được bằng xung điện và xoá được bằng tia
cực tím
Bộ nhớ ghi/đọc RAM (Random Access Memory). Trong các bộ nhớ
RAM còn phân biệt 2 loại, đó là RAM tĩnh (Static RAM hay SRAM),
trong đó mỗi phần tử nhớ là 1 mạch lật 2 trạng thái ổn định, và loại
RAM động (Dynamic RAM hay DRAM), trong đó mỗi phần tử nhớ
là 1 tụ điện rất nhỏ được chế tạo bằng công nghệ MOS.
3/9/2013 8
9. Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
c chip nhơ DRAM ng c t kê p p nh c modul
nhơ i t ngay trên n ch nh. Đo c “thanh” nhơ t
ng chân SIMM va hai ng chân DIMM RAM, …
c y nh tương ch 2 u SIMM, 30 chân (9 bit dư
u) va 72 chân (36 bit dư u).
ng y ng Pentium i phô n c DIMM i 169 chân (64
bit dư u không m tra n ) va 72 chân m tra n )
c đô truy p c modul ng c u thi ng đơn i gian
nano giây.
3/9/2013 9
10. Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
c chip nhơ DRAM trong bô nhơ nh c đây u t sư ng
i RAM t ng chê đô trang nhanh FPM RAM (Fash –
c đô m c trên bus không 30 MHz. ng
không thê m c t i c VXL n c đô xư ly nhanh.
i gian n đây, ra i i RAM ghi c dư u EDO RAM
(Extended-Data-Out RAM). Đây ng modul nhơ cho p nh
giơ ng p a ng truy t liên p.
t kê a EDO RAM a trên cơ sơ ng kê c tê sau: t khi
CPU n truy t dư u t ô nhơ o đo thi u kha năng
ng n truy t i c ô nhơ a lân n.
3/9/2013 10
11. Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
Đê c c a ô nhơ i y nhanh hơn, EDO RAM
c u o sao cho thê giư c thông tin vê a a
c ô nhơ c.
EDO ng t i FPM RAM nhưng thê lưu trư dư
u i u ra, giư cho ng đu lâu đê n u thê i c
CPU t ch m o.
EDO RAM cho p u t hê ng tăng tư 15% n 40%.
Tuy nhiên EDO ng c m không nh m tra
n- va không hô trơ c n ch nh c đô bus cao
hơn 66MHz.
3/9/2013 11
12. Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
n đây đa t n i modul SDRAM (Synchronous
DRAM) tương tư như EDO RAM nhưng cho p n dư
u ng t c đô t cao ng ch sư ng t p i
p ng hô c đô cao. ng SDRAM y cho p y
i c đô bus lên i trên 100MHz.
3/9/2013 12
13. Chương 4
Tổ chức Bộ nhớ chính
Tổ chức bộ nhớ bán dẫn
Một bộ nhớ thường được tạo nên từ nhiều vi mạch nhớ được
ghép lại để có độ dài từ và tổng số từ cần thiết. Những chip
nhớ được thiết kế sao cho có đầy đủ 1 số chức năng của một
bộ nhớ như:
Một ma trận nhớ gồm các ô nhớ, mỗi ô nhớ ứng với 1 bit nhớ.
Mạch logic giải mã địa chỉ ô nhớ.
Mạch logic cho phép đọc nội dung ô nhớ.
Mạch logic cho phép viết nội dung ô nhớ.
Các bộ đệm vào, bộ đệm ra và bộ mở rộng địa chỉ, …
3/9/2013 13
18. Tổ chức Bộ nhớ chính
§Þnh ®Þa chØ logic trong 80286: Tư chon đoan.
15 2 1 0
3
INDEX TI RPL
Bit 0 vµ 1 (RPL - Requested Privilege Level): møc -u
tiªn (møc ®Æc quyÒn): tõ 0 – 3
Bit 2 (TI - Table Indicator): ®Þnh lo¹i b¶ng m« t¶ ®o¹n
nhí:
TI = 0: ®o¹n nhí ®-îc x¸c ®Þnh bëi b¶ng m« t¶ toµn côc
(GDT) m« t¶ kh«ng gian nhí toµn côc
TI = 1: ®o¹n nhí ®-îc x¸c ®Þnh bëi b¶ng m« t¶ côc bé
(LDT) m« t¶ kh«ng gian nhí côc bé.
3/9/2013 18
19. Tổ chức Bộ nhớ chính
§Þnh ®Þa chØ logic trong 80286: Tư chon đoan.
15 2 1 0
3
INDEX TI RPL
INDEX (13 bit cßn l¹i ): chØ sè ®Ó chän tr-êng m« t¶
®o¹n trong b¶ng m« t¶.
B¶ng m« t¶ thiÕt lËp mèi quan hÖ gi÷a 30 bit ®Þa
chØ ¶o vµ 24 bit ®Þa chØ vËt lý cña 80286.
3/9/2013 19
20. Tổ chức Bộ nhớ chính
§Þnh ®Þa chØ logic trong 80286:
§Ó theo dâi c¸c ®o¹n bé nhí vËt lý ®-îc c¸c
ch-¬ng tr×nh sö dông, hÖ ®iÒu hµnh duy tr×
mét tËp hîp c¸c b¶ng gäi lµ b¶ng m« t¶ ®o¹n
(segment descriptor table).
Mçi ch-¬ng tr×nh cã mét b¶ng m« t¶ ®o¹n
côc bé (local descriptor table) chøa c¸c
th«ng tin vÒ c¸c ®o¹n cña ch-¬ng tr×nh.
3/9/2013 20
21. Tổ chức Bộ nhớ chính
§Þnh ®Þa chØ logic trong 80286:
Ngoµi ra cßn cã mét b¶ng m« t¶ toµn côc
(global descriptor table) chøa c¸c th«ng tin
vÒ c¸c ®o¹n bé nhí mµ tÊt c¶ c¸c ch-¬ng
tr×nh cã thÓ truy nhËp tíi.
Nh- vËy, tõ chän ®o¹n ®-îc dïng ®Ó truy
nhËp tíi tr-êng m« t¶ ®o¹n chøa trong b¶ng
m« t¶.
Tr-êng m« t¶ ®o¹n (h×nh 2) x¸c ®Þnh kiÓu
vµ kÝch th-íc ®o¹n, x¸c ®Þnh xem ®o¹n cã
mÆt hay kh«ng vµ ®Þa chØ c¬ së 24 bit
3/9/2013 21
22. Tổ chức Bộ nhớ chính
Tr-êng m« t¶ ®o¹n lµ mét vïng nhí gåm 8 byte cã cÊu tróc
nh- sau:
15 8 7
0
Dù trư cho 80386
+6
+4 P DPL S TYPE A Bit ®Þa chØ c¬ së
Base16..23
+2
Bit ®Þa chØ c¬ së Base0..15
0
KÝch th-íc ®o¹n 0..15 bit
Bit P (Present): X¸c ®Þnh ®o¹n nhí cã tån t¹i thùc sù hay
kh«ng trong bé nhí.
Bit S chØ thÞ lo¹i tr-êng m« t¶:
- S = 0: tr-êng m« t¶ sÏ m« t¶ c¸c ®o¹n hÖ thèng
- S = 1: tr-êng m« t¶ sÏ m« t¶ c¸c ®o¹n øng dông
(chøa d÷ liÖu
3/9/2013 vµ m· lÖnh) 22
23. Tổ chức Bộ nhớ chính
Tr-êng m« t¶ ®o¹n lµ mét vïng nhí gåm 8 byte cã cÊu tróc
nh- sau:
15 8 7
0
Dù trư cho 80386
+6
+4 P DPL S TYPE A Bit ®Þa chØ c¬ së
Base16..23
+2
Bit ®Þa chØ c¬ së Base0..15
0
KÝch th-íc ®o¹n 0..15 bit
Bit A: truy nhËp
2 bit DPL liªn quan ®Õn 4 møc ®Æc quyÒn tõ 0 ®Õn
3.
c bit TYPE x¸c ®Þnh lo¹i ®o¹n (®o¹n d÷ liÖu, ng¨n
xÕp, m· lÖnh)
3/9/2013 23
Base: ®Þa chØ bé nhí vËt lý cña ®o¹n
24. Tổ chức Bộ nhớ chính
§Þnh ®Þa chØ logic trong 80286:
Qu¸ tr×nh ®æi ®Þa chØ ®o¹n vµ offset mµ ch-¬ng
tr×nh sö dông thµnh ®Þa chØ vËt lý 24 bit diÔn ra
nh- sau:
Tr-íc hÕt bit TI trong tõ chän ®o¹n ®-îc sö dông ®Ó chän
b¶ng m« t¶ ®o¹n.
VÞ trÝ cña b¶ng m« t¶ chøa trong thanh ghi GDTR
(Global Descriptor Table Register) vµ mét thanh ghi kh¸c,
thanh ghi LDTR (Lobal Descriptor Table Register) chøa
®Þa chØ cña b¶ng m« t¶ côc bé cña ch-¬ng tr×nh ®ang
ch¹y.
3/9/2013 24
34. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Qu¶n lý theo ®o¹n
Đơn n ly theo n o ra a n nh
32 bit tư thanh ghi n n va a offset.
a logic c c nh i 2 n:
Tư n n i dung c thanh ghi n n 16 bit,
trong đo sô đê c nh a cơ sơ 32 bit a ng
mô ta n.
Offset c o nên i 3 nh n: a cơ sơ n nhơ
sô (index) va đô ch n (displacement).
3/9/2013 34
35. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Qu¶n lý theo ®o¹n
Do a trong 32 bit nên ng a bô mô ta
n như sau:
15 0
Base 24..31 G DB r vf Limit 16..19
P DPL S TYPE A Base 16..23
Base 0..15
n 0..15
đô i n nh ng byte hay trang
G = 0: đô i n t a n 220 = 1MB
G = 1: đô i n t a n 220 trang (4KB) = 4GB
3/9/2013 35
36. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Qu¶n lý theo ®o¹n
15 0
Base 24..31 G DB r vf Limit 16..19
P DPL S TYPE A Base 16..23
Base 0..15
n 0..15
DB = 0: a / n ng 16 bit
DB = 1: a / n ng 32 bit
r: dư trư
vf: cho i ng c hê u nh.
3/9/2013 36
37. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Qu¶n lý theo ®o¹n
Đơn n ly n n i a logic nh
a n nh 32 bit ng ch ng a cơ sơ
(Base) 32 bit i a offset.
u đơn n ly theo trang không c p m
c thi 32 bit a n nh tương ng i 32
bit a t ly.
3/9/2013 37
42. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Bô nhơ o va n ly theo trang
M« h×nh chuyÓn ®æi ë c¸c h×nh sau:
32 bit a n nh c o ra tư đơn n ly theo
n:
3/9/2013 42
43. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Bô nhơ o va n ly theo trang
M« h×nh chuyÓn ®æi ë c¸c h×nh sau:
3/9/2013 43
44. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Bô nhơ o va n ly theo trang
M« h×nh chuyÓn ®æi ë c¸c h×nh sau:
3/9/2013 44
45. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Bô nhơ o va n ly theo trang
(a) Thanh ghi c¬ së cña bé m« t¶ trang.
§Þa chØ vËt lý cña th- môc trang hiÖn thêi (page
directory) ®-îc l-u trong thanh ghi ®iÒu khiÓn CR3,
cßn ®-îc gäi lµ thanh ghi c¬ së th- môc trang (PDBR).
12 bit thÊp cña CR3 lu«n b»ng 0 ®Ó ®¶m b¶o r»ng
th- môc trang cã ®Þa chØ b¾t ®Çu c¸ch nhau 1
trang (212 = 4KB).
CR2 chøa ®Þa chØ tuyÕn tÝnh cña trang cã lçi. VÝ
dô, khi nhiÖm vô ®ang thùc hiÖn quy chiÕu ®Õn
trang d÷ liÖu hay trang lÖnh mµ chóng ch-a ®-îc n¹p
tõ ®Üa tõ vµo bé nhí th× CPU ph¸t hiÖn trang cã lçi.
3/9/2013 45
46. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Bô nhơ o va n ly theo trang
(b) Th- môc trang
Th- môc trang cã ®é dµi 4 KB, chøa 1024 ®iÓm vµo
(Dir Entry). Mçi ®iÓm vµo cã ®Þa chØ trá tíi mét
b¶ng c¸c trang vµ c¸c th«ng tin vÒ b¶ng trang ®ã. Néi
dung 32 bit cña ®iÓm vµo trong th- môc trang nh-
Figure 5-10.
3/9/2013 46
48. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
Bô nhơ o va n ly theo trang
(c) B¶ng c¸c trang.
Mçi PTE 32-bit chøa (trong i386 vµ i486):
C¸c bit cao (20 bits: bit 12 -- bit 31) chøa cña ®Þa chØ
c¬ së trang (page base address), kÕt hîp víi 12 bit thÊp
trong ®Þa chØ tuyÕn tÝnh t¹o nªn ®Þa chØ vËt lý.
C¸c bit tr¹ng th¸i vµ b¶o vÖ liªn quan ®Õn trang (7 bits:
bit 0 -- bit 6)
3/9/2013 48
50. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
(d) Bé ®Öm ®Ó chuyÓn ho¸ ®Þa chØ.
n ly theo trang n t do nhu u a c n ly bô
nhơ o. Nhưng u m đi u i n thâm p bô
nhơ CPU i i sư ng thư c va ng c trang.
Đê i t n đê y, 80386 sư ng t ng nhơ n
i bô m n hoa riêng TLB (Translation Lookaside
Buffer) đê lưu trư ng trang a i thâm p.
Bô m tư ng giư i c m o a ng c
trang hay ng t.
32 m o, i m o quy u n t trang
nhơ 4KB, do y TLB phu t ng nhơ 128KB.
3/9/2013 50
51. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
(e) Hoat đông cua đơn n ly bô nhơ theo trang
Đơn n ly theo trang n 32 bit a n nh tư
đơn n ly theo n.
20 bit cao a a y c so nh i 32 m o
a TLB đê m ra a ng p.
u , 32 bit a t ly c nh n va đưa ra bus
a .
3/9/2013 51
52. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
(e) Hoat đông cua đơn n ly bô nhơ theo trang
u m o c trang không trong TLB thi CPU
c m o tương ng a thư c trang:
u P = 1, thi ng c trang trong bô nhơ. CPU c m
o a ng c trang tương ng va t p bit A.
u trong m o a ng c trang =1, ng trang
n truy p trong bô nhơ nh, CPU đưa c bit A va D
lên 1 trong ng p n t va y n ng.
20 bit cao a a n nh c tư ng c trang c
lưu o TLB đê ng cho c thâm p bô nhơ n sau.
3/9/2013 52
53. Tổ chức Bộ nhớ chính
3) §Þnh ®Þa chØ o trong 80386, 80486
(e) Hoat đông cua đơn n ly bô nhơ theo trang
t c, u trong m o a thư c trang hay
ng c trang t sinh ra i lê
14 đê o “trang i”.
Khi đo thanh ghi CR2 a a a trang i (vd: ghi
o trang c c).
CS:EIP tro n a a nh gây ra i.
3/9/2013 53
55. Tổ chức Bộ nhớ chính
4.2 Tô c phân p bô nhơ
CÊp 2: Cache thø cÊp (secondary cache): còng lµ bé
nhí truy nhËp nhanh, nh-ng dung l-îng nhá h¬n bé nhí
chÝnh, th-êng n»m bªn ngoµi chip vi xö lý.
CÊp 3: Bé nhí chÝnh (main memory): bé nhí ®-îc bé vi
xö lý ®¸nh ®Þa chØ trùc tiÕp. Nã chøa d÷ liÖu vµ c¸c
ch-¬ng tr×nh ®ang ho¹t ®éng cña m¸y tÝnh. Mét phÇn
cña ch-¬ng tr×nh ®ang ch¹y cã thÓ chøa trong Cache
nh»m t¨ng tèc ®é xö lý. Bé nhí chÝnh bao giê còng cã
dung l-îng lín h¬n nhiÒu so víi bé nhí Cache.
CÊp 4. Bé nhí thø cÊp (secondary memory) - bé nhí
ngoµi: cã dung l-îng lín, nh-ng tèc ®é truy nhËp chËm.
VÝ dô: ®Üa tõ, b¨ng tõ, CD-ROM...
3/9/2013 55
56. Tổ chức Bộ nhớ chính
4.2 Tô c phân p bô nhơ
3/9/2013 56
57. Tổ chức Bộ nhớ chính
4.2 Tô c phân p bô nhơ
Các đặc tính chính của các cấp bộ nhớ dẫn đến hai mức
chính là:
Mức cache - bộ nhớ trong ,và
Mức bộ nhớ ảo (bao gồm bộ nhớ trong và không gian cấp phát
trên đĩa cứng).
Cách tổ chức này trong suốt đối với người sử dụng.
Người sử dụng chỉ thấy duy nhất một không gian định
vị ô nhớ, độc lập với vị trí thực tế của các lệnh và dữ
liệu cần thâm nhập.
3/9/2013 57
64. Tổ chức Bộ nhớ chính
Nguyên c t ng a Cache.
C¸c dßng (lines) cÊt gi÷ trong Cache kh«ng cã
®Þa chØ riªng biÖt, mµ chóng ®-îc tham chiÕu tíi
nhê ®Þa chØ cña chóng l-u trong bé nhí chÝnh.
VÞ trÝ chÝnh x¸c cña c¸c dßng trong Cache ®-îc
x¸c ®Þnh b»ng ph-¬ng ph¸p s¾p xÕp ®Þa chØ
gi÷a bé nhí chÝnh vµ Cache.
Néi dung cña m¶ng Cache (cache array) lµ nh÷ng
b¶n sao cña tËp c¸c khèi nhá kh«ng liªn tiÕp nhau
kÌm theo ®Þa chØ cña bé nhí chÝnh.
3/9/2013 64
65. Tổ chức Bộ nhớ chính
Nguyên c t ng a Cache.
Mçi dßng cache ®-îc nhËn diÖn b»ng 1 thÎ bµi
(tag), ®ã lµ n¬i cÊt gi÷ ®Þa chØ cña d÷ liÖu còng
nh- th«ng tin t×nh tr¹ng bæ sung.
Trong cache cÊp 2 (®-îc l¾p trªn b¶n m¹ch chÝnh),
c¸c thÎ nµy n»m trong 1 bé nhí riªng biÖt t¹i bé
®iÒu khiÓn cache (cã tèc ®é truy nhËp nhanh h¬n
bé nhí cache).
Trong khi truy t×m 1 ®Þa chØ trong cache, ®Þa
chØ nµy kh«ng chØ ®-îc ®äc ra tõ thÎ mµ cßn ®-îc
so s¸nh víi ®Þa chØ cña truy xuÊt cô thÓ b»ng
c¸ch sö dông 1 bé so s¸nh.
3/9/2013 65
66. Tổ chức Bộ nhớ chính
Nguyên c t ng a Cache.
Bé ®iÒu khiÓn (B§K) cache n»m ngay trong CPU
(víi cache cÊp 1) hoÆc lµ 1 vi ®iÒu khiÓn ®-îc
l¾p trªn b¶n m¹ch chÝnh (víi cache cÊp 2).
Nã cã chøc n¨ng ®iÒu khiÓn viÖc liªn l¹c víi CPU
còng nh- c¸c th«ng tin ®Õn vµ ®i ®-îc l-u tr÷ trong
c¸c dßng cache.
§Ó theo dâi vïng nhí chÝnh nµo ®ang hiÖn diÖn
trong RAM cache, B§K cache sö dông th- môc
cache lµ mét bé nhí l¾p trong vi m¹ch ®iÒu khiÓn
cache. Mçi vïng trong cache ®-îc ®¹i diÖn bëi mét
®iÓm vµo trong th- môc.
3/9/2013 66
67. Tổ chức Bộ nhớ chính
Nguyên c t ng a Cache.
§Þa chØ vËt lý A tõ bé vi xö lý ®-îc göi ®Õn Cache khi
b¾t ®Çu chu tr×nh truy nhËp bé nhí (ghi hoÆc ®äc d÷
liÖu).
Cache so s¸nh phÇn thÎ (tag) cña ®Þa chØ vËt lý A víi
tÊt c¶ c¸c ®Þa chØ (Ai ) chøa trong Cache.
NÕu cã sù trïng hîp th× Cache chän tõ d÷ liÖu t-¬ng
øng víi ®Þa chØ A, tøc M(A) vµ nã kÕt thóc chu tr×nh
truy nhËp bé nhí b»ng viÖc chuyÓn d÷ liÖu tõ bé VXL
tíi b¶n sao M(A) (®äc d÷ liÖu), hoÆc ®äc b¶n sao
M(A) vµo bé VXL (ghi d÷ liÖu).
NÕu kh«ng cã sù trïng lÆp cña tÊt c¶ ®Þa chØ chøa
trong Cache (Ai) víi ®Þa chØ A th× Cache khëi t¹o 1
3/9/2013 67
68. t sô câu i
1. Trình bày cách tính địa chỉ vật lý trong chế độ phân
trang qua địa chỉ tuyến tính 32 bit.
2. Bộ điều khiển Cache lưu trữ các dòng từ bộ nhớ vào
Cache như thế nào? Với một hệ thống Cache ánh xạ
trực tiếp, mỗi điểm vào trong thẻ RAM đại diện cho
cái gì?
3. Trong hệ thống Cache ánh xạ trực tiếp, chỉ có 1 khối
nhớ với một số đặc biệt có thể hiện diện trong Cache
mỗi lần. Trong hệ thống Cache liên hiệp 2 dòng
người ta khắc phục vấn đề này như thế nào?
3/9/2013 68
69. t sô câu i
4. c phương p p p a trong Cache?
5. c t n thay thê ng trong Cache?
3/9/2013 69