- 문의: 한컴MDS DT사업부 trace32@hancommds.com

2. 2

3. 3

4. 4

5. 5

6. 6
•Both cores in the system share a single task set

7. 7
•Concurrent execution of separate task sets

8. 8
PowerDebug v4 cable - JTAG, SWDP
Single Debugger interface port를 통해
SoC 내의 각 Core별 PowerView를 할당

9. 9
DAP을 이용한 SoC 구성 AMP 설계 예
TDI
ARM DAP TAP Instruction
Register
4
Data
Register
1
AHB-AP APB-AP
TDO
CortexA/R
0x80010000
SMP
CortexA/R
0x80070000…..

10. 10
CHIP1
PowerPC
CHIP2
ARM1176 ARM7TDMI
CHIP3
DSP TeakLiteIII
JTAG TAP
Instruction
Register
5
Data
Register
1
JTAG TAP JTAG TAP JTAG TAP
Instruction
Register
4
Data
Register
1
Instruction
Register
5
Data
Register
1
Instruction
Register
32
Data
Register
1
POST
TDI
TDITDO
PRE
•SYStem 윈도우의 버튼을 클릭하여 DAP의 JTAG chain을 설정
SYStem.CONFIG DAPIRPRE 37.
SYStem.CONFIG DAPIRPOST 5.
SYStem.CONFIG DAPDRPRE 2.
SYStem.CONFIG DAPDRPOST 1.

11. 11
JTAG TAP
Instruction
Register
5
Data
Register
1
JTAG TAP JTAG TAP JTAG TAP
Instruction
Register
4
Data
Register
1
Instruction
Register
5
Data
Register
1
Instruction
Register
32
Data
Register
1
TDI TDO
Clock/Power Disable
TDI
JTAG TAP JTAG TAP JTAG TAP
TDO
Core0 Core1 CoresClock/Power Disable
▪ 단 병렬로 연결된 CPU라 할지라
도 완벽한 H/W적 독립성을 갖지
못할 경우 JTAG이 끊길 수 있음
Debug TAP
JTAG Switch

12. 12
JTAG TAP
Instruction
Register
5
Data
Register
1
JTAG TAP JTAG TAP JTAG TAP
Instruction
Register
4
Data
Register
1
Instruction
Register
5
Data
Register
1
Instruction
Register
32
Data
Register
1
TDI TDO
Clock/Power Disable
TDI
ARM DAP TAP Instruction
Register
4
Data
Register
1
AHB-AP APB-AP JTAG-AP
TDO
CortexM
CortexA/R
ARMv8
TeakLiteIIIClock/Power Disable
▪ 단 DAP에 병렬로 연결된 CPU라
할지라도 각 core가 완벽한 H/W
적 독립성을 갖지 못할 경우 JTAG
이 끊길 수 있음

13. 13
그림 참조자료. ARM Architecture TRM
• Core Power OFF 시 Save&Restore 필요
• 각 Core 전용과 공용 Register가 있음, DBGPWRUPREQ – Available after DBG v7.1

14. 14
TRACE32
Debug Port
(SWJDP)
Always-ON
power
domain
CPU core
Power
DomainDebug
Power
Domain
Power
Management
Unit
DBGPWRUPREQ
(Power and Clock)
ON
Power Down
Emulation
: After PWRUPREQ
JTAG/SWD
System Sleep? : Power Domain
Clock Domain
Reset Domain
그림 참조자료. ARM Architecture TRM

15. 15
Core1
big
Core2
big
Core3
LITTLE
Core4
LITTLE
Core5
LITTLE
Core0
big
D-PWRD
DBG0
D-PWRD
DBG1
D-PWRD
DBG2
D-PWRD
DBG3
D-PWRD
DBG4
D-PWRD
DBG5
DBG0 DBG1 DBG2 DBG3 DBG4 DBG5
Debug Power Domain must be always powered ON
big Cluster
L2Cache Common
LITTLE Cluster
L2Cache Common
DAP
AHB-AP APB-AP JTAG-AP

16. 16
ARM 관련 모든 상용 OS 지원뿐 아니라 In-House OS 도 지원 가능
> TASK.Config OSname.t32
> MENU.ReProgram OSname.MenLinux Android VxWorks
uCOSII/III QnX WinCE
Nucleus Thread-X iOS