Fpga sebagai alat untuk merealisasi perangkat keras dari kontrol umpan balik

1. Ringkasan Artikel
FPGA sebagai alat untuk merealisasi perangkat keras dari
kontrol umpan balik
Rohmat Nurba’i*1,Yoga Dwi Santosa2,Reza Pahlavi³
Fakultas Teknologi Industri,Universitas Ahmad Dahlan
S.H. Janturan, Kota Yogyakarta, Daerah Istimewa Yogyakarta 55164, Ph/Fax : (0274) 563515
e-mail: yoga1500022090@webmail.uad.ac.id*1,
Abstrak
Makalah yang disajikan berkaitan dengan pengembangan algoritma kontrol yang kuat
berdasarkan metodologi refleksi vektor. Pendekatan desain pengendali ini menjamin stabilitas,
ketangguhan dan kinerja tinggi. Metode yang disajikan berhasil diuji untuk proses osilasi stabil,
tidak stabil dan kuat dan untuk sistem dengan ketidakpastian model parametrik. Algoritma yang
diusulkan dapat secara efektif direalisasikan menggunakan struktur array lapangan-diprogram
(FPGA) seperti yang ditunjukkan dalam studi kasus - realisasi perangkat keras menggunakan
teknologi FPGA untuk motor DC. Semua simulasi yang disajikan dan simulasi bersama
direalisasikan dalam MATLAB-Simulink.
Kata kunci: Kontrol yang kuat; Stabilitas yang kuat; Ketidakpastian parametrik; Pemrograman
kuadratik; Vektor refleksi; FPGA
Introduction
1. Pengajaran Desain Produksi dan hosting
Selama sepuluh tahun terakhir, pengembangan prinsip dasar kontrol yang kuat dan evolusi
metode kontrol baru yang kuat untuk jenis ketidakpastian model yang berbeda dapat terlihat.
Berdasarkan asumsi teoritis, pemodelan dan metode simulasi, pendekatan yang efektif untuk
mengendalikan proses dengan ketidakpastian yang kuat dan tidak terdefinisi dirancang.
Ketidakpastian semacam ini khas untuk proses bioteknologi, pabrik kimia, industri otomotif,
penerbangan, dll.
Untuk proses seperti itu, perlu untuk merancang algoritma yang kuat dan praktis yang
memastikan kinerja tinggi dan stabilitas yang kuat menggunakan teknik matematika yang
diusulkan dengan menghormati ketidakpastian parametrik dan tidak termodelkan. . Solusi untuk
masalah seperti itu dimungkinkan menggunakan metode prediktif yang kuat dan "soft-teknik"
yang mencakup set fuzzy, jaringan neuron dan algoritma genetika.
2. Formulasi Masalah
Mari kita pertimbangkan sintesis kontrol kuat dari loop kontrol diskrit-waktu skalar. Fungsi
transfer dari sistem waktu kontinyu yang asli dijelaskan oleh fungsi transfer

2. Koefisien tidak dikenal dari pengendali diskrit dapat dirancang menggunakan berbagai metode.
Dalam tulisan ini, metode desain kontroler yang kuat berdasarkan vektor refleksi digunakan.
Masalah penugasan kutub adalah sebagai berikut: temukan kontroler GR (z) sedemikian rupa
sehingga C (z) = e (z) di mana e (z) adalah polinomial (target) yang ditentukan dari derajat k. Hal
ini diketahui (Keel dan Bhattachayya, 1999) bahwa, ketika μ = n - 1, masalah di atas memiliki
solusi untuk sembarang e (z) setiap kali tanaman tidak memiliki pasangan kutub-nol umum.
Secara umum, untuk μ <n - 1 pencapaian pasti dari target polinomial yang diinginkan (z) tidak
mungkin.
Mari kita rilekskan persyaratan untuk mencapai target polinomial e (z) dengan tepat dan
memperbesar wilayah target ke polytope V dalam ruang polinomial yang mengandung titik e
mewakili polinomial karakteristik loop tertutup yang diinginkan. Tanpa batasan apa pun, kita
dapat mengasumsikan bahwa a = p0 = 1 dan berurusan dengan polinomial monik C (z), yaitu, α
=
3 . Implementasi algoritma kontrol
Bentuk digital dari pengontrol dapat diperoleh dari (3). Bentuk rekursif dari algoritma kontrol
dinyatakan oleh persamaan berikut:
u (k) = q1e (k - 1) + q2e (k - 2) - p1u (k - 1) - p2u (k - 2) (27)
Dalam hal ini, desain paralel dari algoritma kontrol digunakan, yang berarti bahwa setiap operasi
memiliki unit aritmatika sendiri, baik akumulator atau pengganda.
Setiap periode sampling dimuatkan output sistem motor y (k) dari input masuk. Kesalahan
kontrol e (k) dihitung dalam sub blok di mana sinyal y (k) dikurangi dari w (k). Sinyal e (k) diadakan
di registri REG1 untuk satu periode sampling. Daftarkan sinyal keluaran REG1 demikian e (k -
1). Dengan cara yang sama, e (k - 2), u (k - 1) dan u (k - 2) dicatat pada REG2, REG3 dan REG4
oleh latching e (k - 1), u (k) dan u (k - 1) masing-masing. Untuk multiplikasi, mereka menggunakan
prosesor sinyal digital (DSP) core dalam chip FPGA. Hasil perkalian dihitung untuk mengontrol
output. Output kontrol ini kemudian dibatasi dalam rentang dari −12 V hingga 12 V.

3. 3.1. Sirkuit FPGA
Input w dan y diwakili dengan rpm (revolusi per menit). Kisaran input −2048 hingga 2047
rpm, karena tipe data bertanda 12-bit. Output dari controller diwakili dengan volt. Dalam
representasi biner yang ditandatangani output kontrol maksimum adalah 12 (10) V = 01100 (2)
dan minimum adalah - 12 (10) V = 10100 (2). Kita bisa menulis rentang ini menjadi 5 bit.
Bilangan real berguna untuk kuantisasi yang lebih baik dari output kontrol. Untuk implementasi
bilangan real telah digunakan aritmatika titik tetap (Bishop, 2006). Seperti yang bisa kita lihat
pada Gambar. 2 bit pertama (MSB) dari vektor output dicadangkan untuk sebuah tanda. Empat
bit berikutnya disediakan untuk bagian integer dan tujuh bit terakhir digunakan untuk bagian
pecahan.
Aritmatika titik tetap diterapkan di seluruh algoritma kontrol. Dalam merancang algoritma ini,
aturan rentang aritmatika fixed-point harus dihormati. Lebar data dalam aritmatika fixed-point
dirancang bahwa tidak ada kemungkinan meluap. Sebagai contoh, hasil penjumlahan atau
pengurangan dua vektor 12-bit memiliki kisaran 13-bit.
Dalam kasus desain paralel dari algoritma kontrol, output kontrol setelah penjumlahan
terakhir (resp. Subtraction) memiliki jangkauan 40-bit (16-bit untuk bagian pecahan). Itu harus
digunakan blok pembatas untuk memastikan jangkauan (−12 V hingga 12 V) untuk 12-bit.
Bounder adalah logika pembatasan nilai yang menjaga output dalam rentang yang ditentukan.
Bounded signal di-latch pada register REG3, sehingga menjadi u (k-1) dari siklus berikutnya.
Dengan cara ini perlindungan anti-windup juga dipastikan.
Sebelum implementasi perangkat keras algoritma kontrol diverifikasi perangkat lunak
Matlab-Simulink. Toolbox generator sistem memastikan bahwa antara blok gateway dan
algoritma gateway keluar berfungsi seperti yang diimplementasikan pada FPGA. Kami
mengusulkan algoritma kontrol dekomposisi yang terdiri dari blok Xilinx (Gambar 3). Pada
langkah ini kami menentukan lebar minimum dari sinyal internal. Untuk pelaksanaan angka
desimal itu telah digunakan aritmatika fixed point.
4. Studi kasus FPGA
Pertimbangkan sistem DC yang dijelaskan oleh fungsi transfer nominal orde pertama :
GP (s) = B (s) e − Ds = K e − Ds = 153.4 e − 0.01s
A (s) T s + 1 0,07392s + 11
di mana koefisien K, T1 bervariasi dalam interval ketidakpastian K ∈ 150; 160, T1 ∈ 0,070; 0,078
Pertimbangkan fungsi transfer kontinu nominal waktu yang dikonversi ke waktu diskrit periode
sampling T = 0,01 s:
Respons langkah loop tertutup yang sesuai di bawah pengontrol umpan balik (34) dan
pengontrol umpan maju GFF (z − 1) = S (z − 1) / P (z − 1) = 2
Untuk verifikasi penerapan FGPA dari pengendali digital kami menyadari percobaan praktis. Dalam
simulasi dengan blok Xilinx kami membuat langkah sinyal referensi pada 0,01 s.
Kontroler yang sama (31) juga digunakan untuk realisasi perangkat keras untuk mengendalikan
motor DC nyata
Kelebihan dari desain FPGA
Beberapa keuntungan dari desain FPGA tercantum di bawah ini:
 toleransi kegagalan - kemungkinan untuk membuat kesalahan tanpa merusak peralatan
 antarmuka yang mudah dengan peripheral
 ukuran dikurangi
 simulasi akurat

4. 5. Kesimpulan
Kami disajikan dalam makalah ini beberapa masalah utama dari proses pembelajaran FPGA
secara umum dan beberapa masalah khusus dari lingkungan pengajaran kita pada khususnya..
Struktur kontrol terdiri dari bagian umpan maju dan umpan balik. Algoritma yang diusulkan diuji
menggunakan teknologi FPGA untuk motor DC. Contoh ilustratif diselesaikan dengan
menggunakan pemrograman kuadrat untuk fungsi kinerja yang ditentukan dengan tepat. Hasil
yang diperoleh menunjukkan penerapan yang sangat efektif dari prinsip-prinsip teoritis untuk
pengendalian proses dengan ketidakpastian model parametrik. Kontroler digital berhasil
diimplementasikan dan perangkat keras direalisasikan pada papan Artix-7 FPGA. Struktur FPGA
sangat cocok untuk proses kecepatan tinggi., metode ini telah membuat pencapaian tertentu baik
dalam pengajaran maupun eksperimen.
Referensi
[1]. Ackermann, J., 1993. “Robust Control” Systems with Uncertain Physical Parameters.
Springer-Verlag, London, UK. Digilent inc. (2007), Digilent Basys Board Reference Manual,
available at http://www.digilentinc.com/data/products/basys/basys_e_rm.pdf
[2]. Bishop, D., 2006. Fixed Point Package User’s Guide. http://www.vhdl.org.
[3]. Cigánek, J., Kozák, S., 2010. Robust controller design techniques for unstable systems. In:
Int. Conf. Cybernetics and Informatics, Vysná Boca, Slovak Republic.
[4]. Diaz-Barrero, J.L., Egozcue, J.J., 2004. Characterization of polynomials using reflection
coefficients. Appl. Math. E-Notes 4, 114–121.
[5]. Kay, S.M., 1988. Modern Spectral Estimation. Prentice Hall, New Jersey.
[6]. Keel, L.H., Bhattachayya, S.P., 1999. A linear programming approach to controller design.
Automatica 35, 1717–1724.
[7]. Kocúr, M., 2013. HW realizácia PID algoritmov na báze FPGA struktúrˇ. Slovak University of
Technology in Bratislava, Bratislava.