ツールを使い倒せ！公開版 : (Use the tool to defeat it! : Public version)
•
4 likes•1,273 views
この資料は、 とあるツールのユーザ会でお話した内容から、 とあるツールの情報を削除したものです。 In this document, From the content that you talked about at the user's meeting of a certain tool, It is the information of a certain tool deleted.
More Related Content
Similar to ツールを使い倒せ！公開版 : (Use the tool to defeat it! : Public version)
Similar to ツールを使い倒せ！公開版 : (Use the tool to defeat it! : Public version) (20)
More from Mr. Vengineer
More from Mr. Vengineer (20)
ツールを使い倒せ！公開版 : (Use the tool to defeat it! : Public version)
- 3. この資料は、 Chromebook C300MA上で Google Slide にて作成しました
- 7. このくらいのことはやりたいですね ▧ 検証プラン(Verification Plan)を作成する ▧ 検証戦略を決める(何をどこに使うか?) ▧ 検証項目を決める ▧ 検証環境を構築する ▧ 検証モデルを開発する ▧ 機能カバレッジモデルを作成する ▧ 検証シナリオをSystemVerilogなどの言語で実装する ▧ 検証シナリオをシミュレーションにて確認する ▧ 自動的にシミュレーションができる環境を構築し、運用する ▧ シミュレータ、アクセラレータ、エミュレータ、FPGAプロトタイピング 環境を構築する ▧ FPGA等を用いて、プロトタイプモデルを作成する
- 10. Jump いろいろやってみよう！
- 12. Then コミュ力は、もっと大切
- 13. 組織では「コミュ力」大切ですよ 組織で活動するには、 ▧ 設計チームとのコミュニケーション ▧ 上司とのコミュニケーション ▧ チームメンバーとのコミュニケーション エンジニアだから、コミュ力、要らないって、ダメですよ ▧ チームメンバーのOJT 後輩だけでなく、チームメンバーにも必要です 時には、上司にも
- 15. SystemVerilog関連本 https://www.synopsys.com/SystemVerilog/books/books.html 設計(訳) VMM(訳) アサーション(訳) 検証バイブル 規格書 検証 アサーション VMM リファレンスアサーション
- 16. SystemVerilog関連本 アマゾンで扱っているもの 設計 ・Digital Integrated Circuit Design Using Verilog and Systemverilog ・Finite State Machines in Hardware: Theory and Design (with VHDL and SystemVerilog) 検証 ・SystemVerilog for Verification: A Guide to Learning the Testbench Language Features ・SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications ・The UVM Primer ・Getting Started with UVM: A Beginner's Guide ・Advanced UVM
- 17. 唯一のSystemVerilog DPI-C関連本 2008年 アマゾンではもう売っていません CQ出版社のWebで買えます http://shop.cqpub.co. jp/detail/596/ 消費税8％込み 3672円 第5部 SystemVerilogモデリング 編 を見てね
- 18. SystemVerilog「設計」スタートアップ 第1部 SystemVerilogイントロダクション 編 第2部 SystemVerilog構文 編 ここからは、設計ではなく、検証です 第3部 SystemVerilogアサーション 編 第4部 SystemVerilogシミュレーション演習 編 第5部 SystemVerilogモデリング 編 第6部 Verification Methodology Manual(VMM)活用 編
- 20. 運良く、まだサイト残っています http://www.eda-express.com/verify2011/ Software Driven Verification テストプログラムはC言語で! SystemVerilog DPI-Cを使えば、こんなに便利に! PDF、まだ、ダウンロードできます Verify2011 2011年
- 21. http://www.dsforum.jp/2014/timetable_veri.html#b1 Software Driven Verificationへの道 ソフトウェアを使ってデザインを検証する手法をSoftware Driven Verificationと私は呼んでいます。Software Driven Verificationは、ブロック検証からシステム検証まで幅広い範 囲で利用できます。本講演では、私が25年前に検証を始めて から、どのような経緯でSoftware Driven Verificationにたど り着いたのか？ どのようなやり方で、どんなことをやってきたの かをご紹介致します。 Design Solution Forum 2014 2014年
- 23. ソフトウェア的には OS Hardware (SoC/User Logic) Device Driver Application
- 24. QEMU http://wiki.qemu.org/Main_Page QEMU is a generic and open source machine emulator and virtualizer. XilinxのZynqでもQEMUは大活躍 Zynq Ultrascale+ MPSoCでも利用 ZynqMPのブートとパワーマネージメント http://www.slideshare.net/ssuser479fa3/zynq-mp-58490589
- 26. QEMU＋HDL Simulator HDL Simulator User LogicOS Linux x86 PC Device Driver Application QEMU
- 27. SystmVerilog DPI-Cで繋げる BFM User Logic OS Device Driver Application QEMU DPI-C HDL Simulator
- 28. SoC開発でHW/SW Verificationは？ BFM InterconnectDRAM GPU I/OsUser Logic DPI-C QEMU OS Application D/D
- 29. FSS - FUll System Simulation https://github.com/reds-heig/FSS FSS is a system, developed at the REDS Institute, that interfaces QEMU with ModelSim/QuestaSim, two standard multi- language HDL simulation environments by Mentor Graphics. VHDL + FLIで実現していますね。
- 30. そろそろ、お時間なので
- 33. ツールを 使い倒せそうですか？
- 34. おまけ 「成果をあげることは一つの習慣である。習慣的な能 力の集積である。習慣的な能力は修得に努めること が必要である」by P.Fドラッカー 成果をあげる5つの習慣 1. 時間をマネジメントする 2. 貢献に焦点を合わせる 3. 強みを生かす 4. 重要なことに集中する 5. 効果的な意思決定を行う http://drucker.wizbiz.me/column/archive/column002_17. html