Thiết kế đồng hồ thời gian thực sử dụng DS1307, hiển thị trên 6 Led 7 thanh với các chế độ: Hiển thị thời gian, cài đặt giờ và cài đặt báo thức Download tại: http://thuvienso.vn/luan-van/thiet-ke-dong-ho-thoi-gian-thuc-su-dung-ds130-hien-thi-tren-led-thanh-voi-cac-che-do-hien-thi-thoi-gian-cai-dat-gio-va-cai-dat-bao-thuc.154.html

1. Báo cáo thực tập ĐKTĐ K13 HVKTQS
1
LỜI MỞ ĐẦU
Đất nước ngày một phát triển. Mục tiêu công nghiệp hóa, hiện đại hóa đất
nước phải dựa vào khoa học kỹ thuật. Vấn đề con người là vấn đề tiên quyết trong
việc có đạt được mục tiêu công nghiệp hóa hiện đại hóa đất nước hay không.
Để có đội ngũ nhân lực có trình độ, nắm vững kiến thức khoa học kỹ thuật thì
ngoài việc nâng cao chất lượng đào tạo lý thuyết còn cần những nội dung thực hành
thực tế để người học củng cố kiến thức lý thuyết đã được trang bị trên giảng đường,
đồng thời có kỹ năng xử lý những vấn đề mà thực tiễn đặt ra.
Để nhằm mục đích đó, trong chương trình đào tạo bậc đại học ngành Tự động
hóa tại Học viện KTQS có rất nhiều đồ án được giao cho sinh viên sau khi đã trải
qua những môn học trang bị kiến thức trên lớp nhằm giúp sinh viên tổng hợp lại
những kiến thức mà mình đã được trang bị. Đồ án xử lý tin là một trong số đó.
Với báo cáo được giao: “ Thiết kế đồng hồ thời gian thực sử dụng DS1307,
hiển thị trên 6 Led 7 thanh với các chế độ: Hiển thị thời gian, cài đặt giờ và cài
đặt báo thức” sau một thời gian tìm hiểu và thực hiện đề tài dưới sự hướng dẫn của
Thầy Trịnh Mạnh Tuyên và Thầy Nguyễn Văn Xuân, nhóm chúng em đã hoàn
thành đồ án. Do trình độ còn hạn chế nên chắc chắn đồ án không tránh khỏi những
sai sót. Nhóm chúng em xin được các thầy sửa chữa, chỉ bảo để hoàn thiện tốt hơn.
Hà nội, ngày 10 tháng 05 năm 2011
Sinh viên nhóm 11 lớp ĐKTĐ K13
HVKTQS

2. Báo cáo thực tập ĐKTĐ K13 HVKTQS
2
CHƯƠNG I
GIỚI THIỆU PHẦN CỨNG CỦA BORD MẠCH VI ĐIỀU KHIỂN
1.1. Khối vi xử lý trung tâm
a. CPU 89C51
Bộ vi điều khiển 8051 được hãng Intel cho ra mắt vào năm 1981,với 128 byte
RAM, 4Kbyte ROM, 4 cổng vào / ra 8bit, hai bộ định thời, một cổng nối tiếp, tất cả
được tích hợp trên một chip. Bộ vi điều khiển 8051 là bộ xử lý 8 bit, tức là CPU chỉ
làm việc được với 8 bit dữ liệu. Dữ liệu lớn hơn 8 bit sẽ được chia thành các dữ liệu
8 bit để xử lý. 8051 trở nên phổ biến sau khi Intel cho phép các nhà sản xuất khác
sản xuất và bán bất kì dạng biến thể nào của 8051 mà họ muốn với điều kiện họ phải
để mã chương trình tương thích với 8051. Từ đó dẫn đến sự ra đời nhiều phiên bản
của 8051 với các tốc độ khác nhau và dung lượng ROM trên chip khác nhau. Tuy
nhiên điều quan trọng là mặc dù có nhiều biến thể của 8051 nhưng tất cả các lệnh
đều tương thích với 8051 ban đầu. Điều này có nghĩa là nếu chương trình được viết
cho một phiên bản 8051 nào đó thì cũng sẽ chạy được với mọi phiên bản khác mà
không phụ thuộc vào hãng sản xuất. Chíp AT89C51 là phiên bản 8051 của hãng
Atmel Corproration.
b. Sơ đồ cấu trúc phần cứng chip AT89C51
* CPU: Bộ xử lý trung tâm bao gồm các thành phần sau:
-Thanh ghi tích lũy A
-Thanh ghi tích lũy phụ B
-Khối logic số học ALU(Arithmetic Logical Unit).
-Thanh ghi từ trạng thái chương trình PSW(Program Status Word).
-Thanh ghi bộ đếm chương trình PC

3. Báo cáo thực tập ĐKTĐ K13 HVKTQS
3
-Thanh ghi con trỏ ngăn xếp SP
-Bốn băng thanh ghi.
-Bộ giải mã lệnh
-Bộ điều khiển thời gian và lôgic
Hình 1.1: Sơ đồ khối bộ vi xử lý 8051
* Bộ tạo dao động
* Khối điều khiển ngắt
* Khối điều khiển và quản lý Bus
* Các bộ đếm/định thời
* Các cổng vào ra
CPU
Bộ tạo
dao động
Điều khiển
ngắt
ROM
On - Chip
chương trình
Bus
điều khiển
4
Cổng vào /ra
Cổng nối
tiếp
RAM
On - Chip
ETC
Timer 1
Timer 2
Vào
bộ
đếm
Ngắt ngoài
P0 P1 P2 P3
Địa chỉ/ Dữ liệu
TXD RXD

4. Báo cáo thực tập ĐKTĐ K13 HVKTQS
4
* Cổng giao tiếp nối tiếp
* Bộ nhớ chương trình ROM
* Bộ nhớ dữ liệu RAM
c. Sơ đồ chân của Chíp AT89C51
+ Port 0:
Là các chân từ 32 đến 39 trên 8051, được kí hiệu là P0.0, P0.1… cho đến
P0.7. Có 2 công dụng. Trong các thiết kế có tối thiểu thành phần port 0 được sử
dụng làm nhiệm vụ xuất / nhập. Trong các thiết kế lớn hơn có bộ nhớ ngoài thì nó
trở thành bus địa chỉ và bus dữ liệu đa hợp. Đây là một port xuất nhập song hướng
cực máng hở 8 bit. Nếu được sử dụng như là một ngõ xuất thì mỗi chân có thể kéo 8
ngõ vào TTL. Khi mức 1 được viết vào chân của port 0, các chân này có thể dùng
như là các ngõ nhập tổng trở cao. Port 0 cũng nhận các byte code (byte mã chương
trinh) khi lập trình Flash, và xuất ra các byte code khi kiểm tra chương trình. Cần
phải có các điện trở pullup bên ngoài khi thực hiện việc kiểm tra chương trình.
+ Port 1:
Port 1 chỉ có một công dụng là xuất/nhập, các chân số 1 đến 8 trên 8051. Các
chân của port 1 được kí hiệu là P1.0, P1.1,…, P1.7 và được dùng để giao tiếp với
thiết bị bên ngoài khi có yêu cầu. Chỉ được sử dụng để giao tiếp với các thiết bị
Hình 1.2: Hình ảnh và sơ đồ chân 8051

5. Báo cáo thực tập ĐKTĐ K13 HVKTQS
5
ngoại vi mà không có chức năng nào khác nữa. Nó là một port xuất/nhập song
hướng 8 bit có các điện trở pullup bên trong. Các bộ đếm ngõ ra của port 1 có thể
kéo hoặc cung cấp 4 ngõ nhập TTL. Khi mức 1 được viết vào các chân của port1,
chúng được kéo lên cao bởi các điện trở pullup nội và có thể được dùng như là các
ngõ nhập. Nếu đóng vai trò là ngõ nhập các chân của port 1 sẽ cấp dòng IIL do các
điện trở pullup bên trong.
+ Port 2:
Là các chân từ số 21 đến 28 trên 8051, kí hiệu các chân là P2.0, P2.1, … P2.7.
Có 2 công dụng, hoặc làm nhiệm vụ xuất/ nhập hoặc là byte địa chỉ cao của bus địa
chỉ 16 bit cho các thiết kế có bộ nhớ chương trình ngoài hoặc các thiết kế có nhiều
hơn 256 byte bộ nhớ dữ liệu ngoài. Port 2 cũng có điện trở pullup ở bên trong. Các
bộ đệm ngõ ra của port 2 có thể kéo hoặc cung cấp 4 ngõ vào TTL. Khi các mức 1
được viết vào các chân của port 2 thì chúng được dùng như các ngõ vào. Khi được
dùng như các ngõ vào các chân của port 2 cũng cung cấp dòng IIL do các điện trở
trong.
+ Port 3:
Các chân số 10 đến số 17 trên 8051, kí hiệu là P3.0, P3.1…P3.7 có 2 công
dụng. Dùng làm nhiệm vụ xuất / nhập và khi không làm nhiệm vụ này thì mỗi chân
của port 3 có các chức năng riêng như sau:
P3.0(RxD)- Chân nhận dữ liệu của port nối tiếp
P3.1(TxD)- Chân phát dữ liệu của port nối tiếp
P3.2 ( INT0 ) - Ngõ vào ngắt ngoài 0
P3.3( INT1 )- Ngõ vào ngắt ngoài 1
P3.4(T0)- Ngõ vào của bộ định thời/đếm 0
P3.5(T1)- Ngõ vào của bộ định thời/đếm 1
P3.6( WR )- Điều khiển ghi bộ nhớ dữ liệu ngoài

6. Báo cáo thực tập ĐKTĐ K13 HVKTQS
6
P3.7( RD )- Điều khiển đọc bộ nhớ dữ liệu ngoài
+ Chân PSEN :
Là chân cho phép bộ nhớ chương trình.8051 cung cấp cho ta 4 tín hiệu điều
khiển bus, chân PSEN là chân số 29. Đây là tín hiệu điều khiển cho phép ta truy
xuất bộ nhớ chương trình ngoài, nó thường được nối với chân cho phép xuất OE của
ROM để cho phép đọc các byte lệnh. Các mã nhị phân của chương trình hay opcode
(mã thao tác) được đọc từ EP-ROM, qua bus dữ liệu và được chốt vào thanh ghi
lệnh IR của 8051 để được giải mã. Tín hiệu PSEN ở logic 0 trong xuốt thời gian
tìm -nạp lệnh. Khi thực thi một chương trình chứa ở ROM nội thi PSEN ở mức
logic 1.
+ Chân ALE:
Đây là chân cho phép chốt địa chỉ. Trên 8051 đây là chân số 30, nó là một
chân để giải đa hợp bus dữ liệu và bus địa chỉ. Chân ALE xuất tín hiệu để chốt địa
chỉ vào một thanh ghi ngoài trong suốt 1/ 2 chu kì của bộ nhớ. Sau khi điều này đã
được thực hiện, các chân của port 0 sẽ xuất/nhập dữ liệu. Được dùng làm xung clock
cho hệ thống. Chân ALE có tần số bằng 1/6 tần số của mạch dao động bên trong
chip điều khiển và có thể được dùng làm xung clock cho phần còn lại của hệ thống.
Nếu mạch giao động có tần số 12MHz, tín hiệu ALE có tần số 2MHz. Ngoại lệ
duy nhất là trong thời gian thực thi lệnh MOVX, thì một xung ALE sẽ bị bỏ qua.
Chân ALE còn được dùng để nhận xung ngõ vào lập trình cho EPROM trên chip
điều khiển họ 8051 này.
+ Chân EA:
Chân số 31, là chân truy xuất ngoài được nối vào 5V hoặc đất GND (logic 0).
Khi nối vào 5V thì thực thi chương trình trong ROM nội. Nếu chân này nối đất thì

7. Báo cáo thực tập ĐKTĐ K13 HVKTQS
7
chương trình cần thực thi chứa ở bộ nhớ ngoài. Các phiên bản của họ 8051 sau này
còn sử dụng chân EA làm chân nhận điện áp cấp điện 21V cho việc lập trình
EPROM nội (nạp EPROM).
+ Chân RESET:
Là chân số 9, ngõ vào RST là ngõ vào xóa chính của 8051 dùng để thiết lập
lại trạng thái ban đầu cho hệ thống hay gọi tắt là reset hệ thống. Khi ngõ vào này
được treo ở logic 1 tối thiểu hai chu kì máy, các thanh ghi bên trong 8051 sẽ được
nạp các giá trị thích hợp cho việc khởi động lại hệ thống.
Hình 1.3: Mạch RESET 8051
+ Các chân XTAL1 và XTAL2:
Mạch giao động bên trong chip 8051 được ghép với thạch anh bên ngoài qua
các chân này. Đó là các chân số 18 và 19.
Hình 1.4: Mạch tạo dao động dùng thạch anh

8. Báo cáo thực tập ĐKTĐ K13 HVKTQS
8
Các tụ ổn định cũng được chọn theo yêu cầu, tần số thạch anh là 12MHz,
16MHz…tụ gốm có giá trị từ 27 đến 33pF, thường chọn là 33pF để ổn định làm việc
cho thạch anh.
Ngoài mạch tạo dao động bằng thạch anh chúng ta cũng có thể tao một mạch
dao động dùng cổng logic.
Hình 1.5: Mạch tạo dao động dùng cổng lô-gic

9. Báo cáo thực tập ĐKTĐ K13 HVKTQS
9
CHƯƠNG 2
GIAO TIẾP I2
C VÀ IC THỜI GIAN THỰC DS1307
2.1. Giao tiếp I2
C
Giao thức ưu tiên truyền thông nối tiếp được phát triển bởi Philips
Semiconductor và được gọi là bus I2
C. Vì nguồn gốc nó được thiết kế là để điều
khiển liên thông IC (Inter-Intergrated Circuit) nên nó được đặt tên là I2C. Tất cả các
chip có tích hợp và tương thích với I2
C đều có thêm một giao diện tích hợp trên
Chip để truyền thông trực tiếp với các thiết bị tương thích I2
C khác. Việc truyền dữ
liệu nối tiếp theo hai hướng 8 bit được thực thi theo 3 chế độ sau:
+ Chuẩn (Standard)—100 Kbits/sec
+ Nhanh (Fast)—400 Kbits/sec
+ Tốc độ cao (High speed)—3.4 Mbits/sec
Đường bus thực hiện truyền thông nối tiếp I2
C gồm hai đường là đường
truyền dữ liệu nối tiếp SDA và đường truyền nhịp xung đồng hồ nối tiếp SCL. Vì cơ
chế hoạt động là đồng bộ nên nó cần có một nhịp xung tín hiệu đồng bộ. Các thiết bị
hỗ trợ I2
C đều có một địa chỉ định nghĩa trước, trong đó một số bit địa chỉ là thấp có
thể cấu hình. Đơn vị hoặc thiết bị khởi tạo quá trình truyền thông là đơn vị Chủ và
cũng là đơn vị tạo xung nhịp đồng bộ, điều khiển cho phép kết thúc quá trình truyền.
Nếu đơn vị Chủ muốn truyền thông với đơn vị khác nó sẽ gửi kèm thông tin địa chỉ
của đơn vị mà nó muốn truyền trong dữ liệu truyền. Đơn vị Tớ đều được gán và
đánh địa chỉ thông qua đó đơn vị Chủ có thể thiết lập truyền thông và trao đổi dữ
liệu. Bus dữ liệu được thiết kế để cho phép thực hiện nhiều đơn vị Chủ và Tớ ở trên
cùng Bus. Quá trình truyền thông I2
C được bắt đầu bằng tín hiệu start tạo ra bởi đơn
vị Chủ. Sau đó đơn vị Chủ sẽ truyền đi dữ liệu 7 bit chứa địa chỉ của đơn vị Tớ mà
nó muốn truyền thông, theo thứ tự là các bit có trọng số lớn nhất MSB sẽ được
truyền trước. Bit thứ tám tiếp theo sẽ chứa thông tin để xác định đơn vị Tớ sẽ thực

10. Báo cáo thực tập ĐKTĐ K13 HVKTQS
10
hiện vai trò nhận (0) hay gửi (1) dữ liệu. Tiếp theo sẽ là một bit ACK xác nhận bởi
đơn vị nhận đã nhận được 1 byte trước đó hay không. Đơn vị truyền (gửi) sẽ truyền
đi 1 byte dữ liệu bắt đầu bởi MSB. Tại điểm cuối của byte truyền, đơn vị nhận sẽ tạo
ra một bit xác nhận ACK mới. Khuôn mẫu 9 bit này (gồm 8 bit dữ liệu và 1 bit xác
nhận) sẽ được lặp lại nếu cần truyền tiếp byte nữa. Khi đơn vị Chủ đã trao đổi xong
dữ liệu cần nó sẽ quan sát bit xác nhận ACK cuối cùng rồi sau đó sẽ tạo ra một tín
hiệu dừng STOP để kết thúc quá trình truyền thông. I2
C là một giao diện truyền
thông đặc biệt thích hợp cho các ứng dụng truyền thông giữa các đơn vị trên cùng
một bo mạch với khoảng cách ngắn và tốc độ thấp. Ví dụ như truyền thông giữa
CPU với các khối chức năng trên cùng một bo mạch như EEPROM, cảm biến, đồng
hồ tạo thời gian thực... Hầu hết các thiết bị hỗ trợ I2
C hoạt động ở tốc độ 400Kbps,
một số cho phép hoạt động ở tốc độ cao vài Mbps. I2
C khá đơn giản để thực thi kết
nối nhiều đơn vị vì nó hỗ trợ cơ chế xác định địa chỉ
2.2. IC thời gian thực DS1307
DS1307 là chip đồng hồ thời gian thực (RTC : Real-time clock), khái niệm
thời gian thực ở đây được dùng với ý nghĩa thời gian tuyệt đối mà con người đang
sử dụng, tình bằng giây, phút, giờ… DS1307 là một sản phẩm của Dallas
Semiconductor (một công ty thuộc Maxim Integrated Products). Chip này có 7
thanh ghi 8-bit chứa thời gian là: giây, phút, giờ, thứ (trong tuần), ngày, tháng, năm.
Ngoài ra DS1307 còn có 1 thanh ghi điều khiển ngõ ra phụ và 56 thanh ghi trống có
thể dùng như RAM. DS1307 xuất hiện ở 2 gói SOIC và DIP có 8 chân như trong
hình 2.1.
Hình 2.1. Sơ đồ chân DS1307

11. Bạn đang xem vài trang đầu tiên của tài liệu.
Hãy click vào link trong phần mô tả phía dưới để
download tài liệu này, xem đầy đủ nhất.
Tại sao bạn nên download tài liệu tại Thư Viện Số?
1. Cho phép xem trước vài trang đầu tiên của tài
liệu đó.
2. Hình thức nạp tiền đa dạng, tiền ngay lập tức
cộng vào tài khoản.
3. Giá thấp hơn, siêu tiết kiệm hơn so với các
website tương tự.
4. Uy tín đã được khẳng định qua gần 04 năm
hoạt động (từ tháng 09/2011).

12. 5. Hỗ trợ, support qua điện thoại, email, nhanh
và lập tức.
6. Tài liệu cực hiếm cập nhật liên tục mỗi ngày.
Để xem tài liệu này bạn có thể dùng công cụ tìm
kiếm phía trên website, nhập tên tài liệu cần
download…
và nhấn vào tên tài liệu tìm được.