2. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Vi điều khiển và hệ vi xử lý
Hệ vi xử lý = CPU + Bộ nhớ + Ghép
nối I/O +…
Vi điều khiển có thể coi là hệ vi xử lý
trên 1 chip
3. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ khối của chip AT89C51
4. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ chân của chip AT89C51
5. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ chân của chip AT89C51
• Vcc（pin 40）：
• Cung cấp nguồn cho chip.
• Vcc= +5V.
• GND（pin 20）：ground
C1
>1000uF
U2 LM7805
1
2
3
VIN
GND
VOUT
J1
J2 = 5VDC
T1 (220V-9V)
- +
D1
C2
104
1
2
3
10
20 21
31
40
AT89C51
6. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ chân của chip AT89C51
• C1, C2= 30PF 10PF (33PF)
• Crystal : 2MHz÷32MHz (11,0592MHz/ 12MHz)
C2
33pF
C1
33pF
XTAL2
XTAL1
GND
NC
Dao
động
ngoài
XTAL2
XTAL1
GND
• XTAL1 , XTAL2（pins 19,18）: mạch giao động
7. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ chân của chip AT89C51
• Reset (Pin 9)
• Mức cao phải tồn tại
tối thiểu 2 chu kỳ máy
8.2 K
10 uF
+
Vcc
EA/VPP
RST
31
9
0000
DPTR
0007
SP
0000
PSW
0000
B
0000
ACC
0000
PC
Reset Value
Register
RAM are all zero.
FFH/ 11111111B/ 255
P0, P1, P2, P3
8. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ chân của chip AT89C51
• /EA（pin 31）：external access
• 8031, 8032 không có .
• /EA nối GND: chương trình lưu ở bộ nhớ ngoài
• /EA nối Vcc: chương trình lưu ở bộ nhớ trong
• /PSEN （pin 29）： program store enable
• Dùng khi kết nối với bộ nhớ ngoài (external ROM).
• Nối với chân OE của ROM
• ALE（pin 30）：address latch enable
• Chân output tích cực mức cao.
• Chân ALE giải đa hợp địa chỉ và dữ liệu (nối chân G của
bộ chốt 74LS373).
Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao
động trên chip và có thể được dùng làm tín hiệu clock
cho các phần khác của hệ thống.
9. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Chức năng của các chân I/O
10. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Chức năng của các chân I/O
32 trong số 40 chân của 8051 có công dụng xuất/nhập,
tuy nhiên 24 trong 32 đường này có 2 mục đích (công
dụng).
- Port 0 (chân 32 đến 39): Có 2 công dụng: Port
xuất/nhập hoặc bus dữ liệu và bus địa chỉ đa hợp (byte
thấp của bus địa chỉ) cho các thiết kế có bộ nhớ ngoài.
- Port 1 (chân từ 1 đến 8): Chỉ có một công dụng là
xuất/nhập, để giao tiếp với các thiết bị ngoại vi.
- Port 2 (chân từ 21 đến 28): Có 2 công dụng, hoặc làm
nhiệm vụ xuất/nhập hoặc là byte địa chỉ cao của bus địa
chỉ 16-bits cho các thiết kế có bộ nhớ ngoài.
11. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Chức năng của các chân I/O
- Port 3(chân từ 10 đến 17): Port 3 có hai tác dụng. Nó làm
nhiệm vụ như một cổng xuất nhập thông thường. Khi không
hoạt động xuất nhập, mỗi chân của port 3 đều có một chức
năng riêng.
Bit Tên Địa chỉ Chức năng
P3.0 RxD B0H Chân nhận dữ liệu của Port nối tiếp
P3.1 TxD B1H Chân phát dữ liệu của Port nối tiếp
P3.2 /INT0 B2H Ngõ vào ngắt ngoài 0
P3.3 /INT1 B3H Ngõ vào ngắt ngoài 1
P3.4 T0 B4H Ngõ vào của bộ định thời/đếm 0
P3.5 T1 B5H Ngõ vào của bộ định thời/đếm 1
P3.6 /WR B6H Điều khiển ghi bộ nhớ dữ liệu ngoài
P3.7 /RD B7H Điều khiển đọc bộ nhớ dữ liệu ngoài
12. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Cấu trúc của các PORT
-Internal bus:
Bus nội, giao
tiếp với CPU.
- P1.x latch: D
Flip-Flop, lưu
giữ giá trị của
chân.
13. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Sơ đồ mạch tối thiểu
GND
vcc
GND
14. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
Tổ chức bộ nhớ
• Bộ nhớ chương trình: ROM 4KB
0000H
0FFFH
4KB
89C51
0000H
1FFFH
8KB
89C52
15. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
• Bộ nhớ dữ liệu: RAM – 128 Byte
RAM
đa mục đích
7FH
30H
RAM định địa
chỉ bit
2FH
20H
Bank 3
1FH
Bank 2
17H
10H
Bank 1 (Stack)
0FH
07H Default Register
Bank for R0-R7
08H
18H
00H
R7
R6
R4
R3
R5
R2
R0
R1
7F 7E 7D 7C 7B 7A 79 78
…
…
1F 1E 1D 1C 1B 1A 19 18
17 16 15 14 13 12 11 10
0F 0E 0D 0C 0B 0A 09 08
07 06 05 04 03 02 01 00
2F
2E
20
Byte address
Bit address
16. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
VÙNG NHỚ ĐẶC BIỆT- SFR
17. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
MỞ RỘNG BỘ NHỚ
18. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
MỞ RỘNG BỘ NHỚ - GHI DỮ LIỆU
A0-A7
Dữ liệu từ
89C51
P0
CHÂN 30
ALE
P2 A8-A15
WR
Chu kì ghi bộ nhớ
IC NHỚ
A15-A0
D7-D0
WR
19. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
MỞ RỘNG BỘ NHỚ - ĐỌC DỮ LIỆU
A0-A7
Dữ liệu từ
IC nhớ
P0
CHÂN 30
ALE
P2
A8-A15
RD
IC NHỚ
A15-A0
D7-D0
RD
Chu kì đọc bộ nhớ
20. Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com
MỞ RỘNG BỘ NHỚ - ROM NGOÀI
A0-A7 Mã lệnh
P0
CHÂN 30
ALE
P2 A8-A15
IC NHỚ
A15-A0
D7-D0
PSEN
RD
RD
- Vùng nhớ chương trình: 89C51 có khả năng quản lý vùng không gian nhớ lên đến
64Kb (do có 16 tín hiệu địa chỉ), được đánh địa chỉ từ (0000H-FFFFH), dùng để chứa mã lệnh
(chương trình của người dùng), vùng nhớ này chỉ được sử dụng khi chân 31 của vi điều khiển
được nối mass.
