출처 : 한국과학기술원 전자부품 · 재료설계 인력교육센터 목차 1. PCB의개념및용도 2. PCB의분류 3. BGA 기판 4. 패키징기술과I/O 밀도 5. 반도체와PCB의선밀도 6. Drilled-Hole 기술의한계 7. Drilled-Hole 기술의대안 8. Build-up PCB9. SLC (Surface Laminar Circuitry) 10. ALIVH (All Layer Internal Via Hole) 11. B2IT (Bumped Buried Interconnection)

1. 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
서울대학교
이호영
hlee@snu.ac.kr

2. 2 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
목차1. PCB의개념및용도2. PCB의분류3. BGA 기판4. 패키징기술과I/O 밀도5. 반도체와PCB의선밀도6. Drilled-Hole 기술의한계7. Drilled-Hole 기술의대안8. Build-up PCB9. SLC (Surface Laminar Circuitry) 10. ALIVH (All Layer Internal Via Hole) 11. B2IT (Bumped Buried Interconnection)

3. 3 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
1. PCB의개념및용도(1/4)
‹PCB (Printed Circuit Board: 인쇄회로기판)
ƒ전기절연성재료의표면및내부에도체회로를형성시킨것으로, 전자부품이실장되지않은상태의기판을일컬음.
ƒ각종전자부품들을실장(mounting)하여이들을기계적으로고정해주고, 전기적으로연결해주는기능을함.
‹PCB의특징
ƒ가전기기로부터컴퓨터, 통신, 산업용및군사용기기에이르기까지모든전자제품의근간을이루는핵심부품
ƒ사용되는기기에따라설계회로및제조방법이서로다른다품종, 소량으로주문생산되는것이일반적임
ƒ생산공정이복잡하고, 고도의기술이필요함
ƒ제품의기술개발속도가빠름

4. 4 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
1. PCB의개념및용도(2/4)
전자부품
DSC (Digital Still Camera)
분해확대PCB ( 전자부품이장착된상태) PCB전자부품그림1
그림1은DSC (Digital Still Camera)를분해한
사진입니다.
빨간화살표부분이PCB입니다. DSC의경우
내부에1개의PCB가장착되는것이아니라
4~5개의PCB가장착되어집니다.
일반적으로PCB 상하면에는전자부품이장착
(파란화살표부분) 되어있습니다.

5. 5 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
1. PCB의개념및용도(3/4) LCD 액정부Main Board 부

6. 6 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
1. PCB의개념및용도(4/4)
회로(Copper로되어있음)
회로
PCB 부품간전기적신호Chip 부품구멍(HOLE)
Inner Layer

7. 7 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
2. PCB의분류(1/6) ‹PCB는‘인쇄회로기판(통상적인PCB, mother board)’과‘패키지용기판(Package Substrate)’로대분류. ‹인쇄회로기판은‘Rigid 기판’과‘Flexible 기판’그리고‘특수기판’으로분류함. ¾Rigid 기판⇒층간절연재료가paper 또는glass epoxy ¾Flexible기판⇒절연재료가폴리이미드(고분자의일종) ‹층수에의하여단면, 양면, 다층기판으로분류함. ¾다층기판중, Micro Via가형성된기판⇒Build-up PCB ¾Build-up PCB도재료와형성방법에따라세분함(추후설명) ‹패키지용기판(Package Substrate)도‘Rigid 기판’과‘Flexible 기판’그리고‘특수기판’으로분류.

8. 8 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
2. PCB의분류(2/6) 일반기판층수별재질별설계밀집도별굴곡여부별
일반기판
연성(flex) 기판
단면기판
Epoxy 기판HDI 기판
경성(rigid) 기판
양면기판
PolyimIde기판
4 층기판
8 층기판
10층기판
B.T 기판
Metal core 기판
Teflon 기판연경성기판(Rigid flex)
※상기의분류는편의에의한분류일뿐절대적인분류가
아님을알려드립니다.
다층기판(MLB)

9. 9 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
2. PCB의분류(3/6)
BGA
(BallGridArray)
PBGA
(PlasticBGA)
TEBGA
(Thermal
Enhanced BGA)
FCBGA
(Flip ChipBGA)
CSP
(Chip Scale Package)
EBGA
(Enhanced BGA)
SBGA
(Super BGA)
C2BGA
(Conducted Cooled BGA)
Special Products
SiP
(System In Package)
BOC
(Board On Chip)
Special Structure
LDP
(Leadless Designed
Package)
VOP
(Via On Pad)
FC-CSP
(Flip-ChipCSP)
Special
Products
MCM
(Multi Chip
Module)
Rigid BGA
(Rigid Substrate)
Flexible BGA
(Polyimide Substrate)
TEBGA
(Thermal
Enhanced BGA
CSP
(Chip Scale Package) )
FBGA
(Flex BGA)
Flex Array
μBGA
(MicroBGA)
WBGA
(WindowBGA
TBGA
(Tape BGA)
)
※상기의분류는편의에의한분류일뿐절대적인분류가
아님을알려드립니다.

10. 10 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
2. PCB의분류(4/6)
2-1. 단면기판단면PCB 회로(Copper로되어있음) 회로전자부품(chip) 연결부위

11. 11 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
2. PCB의분류(5/6)
2-2. 양면기판
회로 양면PCB 관통HOLE

12. 12 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
2. PCB의분류(6/6)
2-3. 다층기판
회로 다층PCB 관통HOLE 여러층을쌓아한꺼번에열과압력으로눌러붙임-> 겉으로는단층으로보임

13. 13 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
3. BGA 기판(1/5)
3-1. BGA0 level Package(Die Protection) 1stlevel Package(Die to Package ) 3rdlevel Package(Card to Board)
2ndlevel Package
(Package to card) BGA일반다층기판일반다층기판SYSTEMDie

14. 14 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
3. BGA 기판(2/5)
3-2. BGA 크기의변천
Area array
PCB base
package
Peripheral array
Lead frame
base package

15. 15 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
3. BGA 기판(3/5)
3-5. BGA 기판의구조
PTH (Plated Through Hole) BVH (Blind Via Hole) SR (Solder Resist) CCL(Copper Clad Laminate) PrepregPlated NiPlated AuPlated CuBond Lead (Bond Finger) Solder Ball Pad

16. 16 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
3. BGA 기판(4/5)
3-6. BGA 패키지의구조
< 일반적인PBGA의구조> EMC (Epoxy Molding Compound) DieSolder BallSR (Solder Resist) Die AdhesiveAu wireEMC (Epoxy Molding Compound) Solder BallSR (Solder Resist) Die AdhesiveAu wireDie< 일반적인CSP BGA의구조>

17. 17 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
3. BGA 기판(5/5)
3-7. BGA 패키지의실장
CSP package< 일반다층기판OR HDI 기판>
실장전실장후
PBGA package
CSP package
실장후
< 일반다층기판OR HDI 기판>

18. 18 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
4. 패키징기술과I/O 밀도 ‹BGA와CSP의개발에따라PCB업계는‘고밀도화’에대한압력을받게됨. ‹반도체의선밀도는꾸준히증가하였지만, PCB는그렇지못함(몇년동안격차가더욱벌어짐).

19. 19 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
5. 반도체와PCB의선밀도 ‹PCB업계는50마이크론장벽을넘지못하고있었음. ‹이는기계적Drilling을이용하여구멍(hole)을형성하는Drilled-Hole 기술의한계에기인함.

20. 20 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(1/12)
6-1. PCB 원재료
< Total Process of CCL >

21. 21 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(2/12)
6-2. Prepreg
Prepreg란CCL의제조과정에서B-stage상태로제품화되는것으로서주로4층이상의PCB에외곽절연층으로사용되는원재료입니다.
■Prepreg의구성요소
(1) Resin system ( Epoxy resin + Resin chemical )
(2) Glass fabric
■B-stage의정의
Thermo-set type 합성수지의중간경화단계를뜻하는말.
경화단계는크게세단계로나눌수있다.
-A-stage: 경화되지않아액체처럼흐를수있는단계
-B-stage: 완전히경화되지않아무른고체상태에있는단계
-C-stage: 완전히경화되어단단한고체상태에있는단계(비가역적임)

22. 22 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(3/12)
6-3. Copper Foil

23. 23 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(4/12)
6-4. Copper Foil의제조공정

24. 24 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(5/12)
6-5. 생박형성과정1段階: 核生成 2段階: 成長 3段階: 最終成長 구분Drum단면형상Drum面(S面) Drum面(S面) Drum面(S面) 비고 ☞Drum면에전체적으로핵생성(균일한핵생성중요) ☞생성된핵성장 ☞성장하는결정중일부만최종성장

25. 25 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(6/12)
6-6. PCB 제조기본공정CCLDrillDry film (resist) 도포동도금현상EtchingDry film 박리노광Solder Resist 도포표면처리현상노광
외형가공
전기검사/외관검사
포장

26. 26 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(7/12)
6-7. 양면PCB 제조공정
원재료로는CCL을사용하며CCL은Copper clad laminate의약자로
Dielectric substrate인laminate의위와아래에copper가붙어있는형태입니다. CCLDrill
Dielectric은단어뜻그대로절연체로top side와bottom side를절연시키고있기
때문에도통을위해서top side와bottom side를연결하기위한통로가필요하며,
이를위해서drill을이용하여구멍(hole)을만들게됩니다.
구멍이만들어진후에는전기적인연결을위해서copper plating을실시하는데
먼저절연체에촉매처리를한후무전해구리도금(electrolesscu plating)을하여
전해구리도금(electrolytic cu plating)을하기위한씨앗층(seed layer)를형성한다.
그후에안정적으로전해구리도금을하게됩니다. 동도금

27. 27 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(8/12)
위와아래의전기적연결이끝나면이제본격적으로회로를형성하게됩니다.
회로를형성하기위해서빛에도반응할수있고Etching 시에도견딜수있는
Resist가필요하며여러종류가있으나가장범용적으로사용되는것은Dry film
입니다. 사진찍을때필요한필름과비슷하다고보시면되며이러한Dry film을
Panel 전체에입히게됩니다. Dry film (resist) 도포
Dry film이입혀진상태에서필요한회로의image를형성하기위해서Exposure
라는작업을하게되며사진을찍을때셔터가열리면서필름에상이맺히듯이
Exposure를통해서필요한회로형상들이Dry film 상에형성되게되며그림에서
보는바와같이회로가될부분들은빛(자외선)에노출된부분들은경화
(polymerization)됩니다. 노광
Development(현상) 공정에서는빛(자외선)에노출되어경화(polymerization)된
부분들을제외한부분들즉빛에노출되지않은부분들이현상액(탄산나트륨)에
용해되어제거되며제거된부위의Copper는노출되게됩니다. 현상

28. 28 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(9/12)
Etching 공정에서는노출된copper들이etching 액에의해서녹아없어지게되며
Dielectric 부분들이드러나게되며실질적으로회로가형성이됩니다.
경화된dry film 아래부분들의cooper는dry film의보호를받아녹지않습니다.
Etching 액은주로염화동용액이나염화철용액이주로사용됩니다. Etching
Strip(박리) 공정에서는회로를형성하기위해서임시적으로사용되었던dry film을
수산화나트륨용액을이용하여벗겨내게됩니다. Dry film 박리
형성된회로는Copper로구성되어있기때문에공기중에쉽게산화되며외부의
충격에의해손상되기쉽습니다.
이를방지하기위해solder resist로회로부위를덮게됩니다.
Solder resist는액상으로되어있으며빛에반응하여경화됩니다.
노광을위해서solder resist는미리건조되게됩니다. Solder Resist 도포

29. 29 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(10/12)
회로형성시와마찬가지로노광공정을통해서부품과연결될부분들을제외하고
빛과반응시켜경화되게합니다. 노광
Development(현상)을통해서빛과반응하지않은부품과연결될부분들은
용해되게됩니다. 현상
현상후노출된부분들에대해서부품들과연결할수있도록표면처리를합니다.
주로금을도금해줍니다. 표면처리

30. 30 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(11/12) 외형가공/전기/외관검사
완성된제품은고객이요청한크기로절단한후(외형가공)
전기검사및외관검사를실시한후포장하여고객에게납품하게됩니다.

31. 31 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
6. PCB 제조공정(12/12)
6-8. 다층PCB 제조공정CCL (내층)Dry film 도포노광현상/에칭/박리적층(lamination) DRILL(Laser)Cu PlatingSolder Resist 도포현상/에칭/박리
노광/현상표면처리외형가공/전기검사/외관검사Dry film 도포노광
포장

32. 32 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
7. Drilled-Hole 기술의한계 ‹Drilled-Hole이너무많은공간을차지 ‹High pad density를제공하지못함 ‹구멍의크기가작아질수록가격이비싸짐 ¾작게만드는것이더어려움

33. 33 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
8. Drilled-Hole 기술의대안 ‹Drilled-Hole의이러한문제점을해결하기위하여‘Microvia(또는Blind Via)’형성공정을도입 ¾기계적드릴링을하지않고blind via와buried via를형성함 ‹세가지방법이있음 ¾Laser drilling ⇒CO2, UV excimer, Nd:YAGlaser를이용 ¾Plasma or reactive ion etching ⇒vacuum processing을이용 ¾Photolithography ⇒photosensitive polymer를이용

34. 34 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
9. Build-up PCB (1/2) ‹Build-up PCB ⇒레진이코팅된동박(RCC: Resin Coated Copper)에마치벽돌을쌓듯이‘절연체+전도체’층을한층씩적층하여제조하는다층인쇄회로기판을통칭하는용어/개념임. ‹1992년IBM의일본Yasu공장에서SLC (Surface Laminar Circuit) 기술을이용하여만든PCB가build-up PCB의시초로알려져있음. ‹장점: 기존의MLB에비하여두께를획기적으로줄일수있음. ‹여기에는많은종류의공법과수많은이름으로명명된기술및공정이있음(SLC, ALIVH, B2IT 등). ‹이러한종류의기판에대하여…... ¾미국에서는⇒SBU (Sequential Build-Up)라명명하였고, ¾한편으로는HDI (High Density Interconnect)라고도함. ‹HDI 기술(또는Build-up PCB 기술)은Microvia를형성하여Fine Line과Fine Space를갖는고밀도기판을제조를가능하게해줌.

35. 35 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
9. Build-up PCB (2/2)

36. 36 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
10. SLC (Surface Laminar Circuitry) (1/4) ‹SLC (Surface Laminar Circuitry) = SBU (Sequential Build- Up) = Build-up Technology (1992년에IBM이최초개발) ‹공정순서 ①Production of Mass-Laminate ②구리에칭(Copper Etching) ③Laservia형성(CO2laser) ④무전해도금을위한표면전처리(DesmearTreatment Catalyzing) ⑤구리무전해도금(전기도금을위한seed층형성) ⑥구리층패턴 ⑦구리전기도금 ⑧Lamination

37. 37 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
10. SLC (Surface Laminar Circuitry) (2/4) ‹Production of Mass-Laminate ‹구리에칭(Copper Etching)

38. 38 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
10. SLC (Surface Laminar Circuitry) (3/4) ‹Laservia형성(CO2laser) ‹무전해도금을위한표면전처리(DesmearTreatment Catalyzing) ‹구리무전해도금(전기도금을위한seed층형성)

39. 39 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
10. SLC (Surface Laminar Circuitry) (4/4) ‹구리무전해도금층패턴 ‹구리전기도금

40. 40 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
11. ALIVH (All Layer Internal Via Hole) ‹일본Matsushita에서발명 ¾B-stage epoxy-aramidprepre ①Prepreg에레이저로구멍을형성 ②구멍에메탈페이스트를충진 ③양면에동박을접착 ④동박패턴후Lamination

41. 41 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
12. B2IT (Bumped Buried Interconnection) (1/2) ‹일본Toshiba에서발명①동박(Copper foil)에실버페이스트를3~4회중첩인쇄하여범프형성 ②범프를절연층속으로관통시킴 ③Copper foil with bumps/ Prepreg/ Copper foil Lamination ④단위공정의반복을통하여다층기판형성(다음페이지참조)

42. 42 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
12. B2IT (Bumped Buried Interconnection) (2/2) ‹Toshiba’s B2IT 공정

43. 43 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
< 정리>
1. PCB란무엇인가?
PCB는Printed Circuit Board의약어로통상인쇄회로기판이라고부릅니다.
PCB는기판위에탑재된전자부품간의전기적인신호를Cu로된회로를이용하여접속시켜주는역할을합니다.
2. 다층(多層) 기판이란무엇인가?
다층기판은다층(多層), 즉말그대로여러층입니다. 앞서설명한양면기판을여러층쌓아올린것입니다.
쌓아올린층수에따라4층,6층, 8층등심지어30~40층을쌓아올릴수도있습니다. 오늘날전자제품이고기능,
다양화로가는추세에따라필요한전자부품의수도늘어나고기능도복잡화됩니다. 이에따라PCB도많은부품을
수용해야되고필요한회로도늘어나야함으로다층화가필수적으로되어가고있습니다.
3. PCB의원재료는무엇인가?
CCL, Prepreg, Cu foil 이있습니다.
4. PCB의기본Process는무엇인가? (다층기판경우)
CCL(내층) -Dry film 도포–노광–현상–에칭–박리–적층–드릴–동도금-Dry film 도포–노광–현상
–에칭–박리–Solder resist 도포–노광–현상–표면처리–외형가공–전기검사–외관검사–포장
5. B2IT는동박에실버페이스트를3∼4회중첩인쇄, 범프를형성한다음절연층을관통, 층간접속을하는공법으로
홀사이즈의소형화와동일한층에서범프사이즈의다양성에한계가있습니다.
6. ALIVH 공법은프리프레그원재료에드릴로비아홀을만든후메탈페이스트를충진하고양면에동박을접착,
층간접속을하는공법으로홀사이즈의소형화가어렵다는한계가있습니다. 그러나조만간단점이개선될것으로
전망됩니다.

44. 44 한국과학기술원 전자부품 · 재료설계 인력교육센터
HDI 기술
수고많으셨습니다.
감사합니다.