MOSFET用次世代ゲート絶縁膜として期待されている高誘電率材料について研究しており、中でも二酸化セリウムの研究について注力しています。二酸化セリウムは室温では多結晶化しやすく、ゲート絶縁膜には適さない結晶性となってしまいます。そこで、二酸化セリウムとは違う結晶構造を持ち、原子価が同じ4価である二酸化シリコンを膜中に混入させ、二酸化セリウムの結晶性を改善しようと考えました。MOCVD法により二酸化セリウムと二酸化シリコンの複合酸化膜を生成し、XPS、AFMや電特装置を用いて堆積膜の評価を行いました。

1. MOCVD法によるCeO2/SiO2複合酸化
膜の生成及び評価
法政大理工
菊地健介

2. 1. 研究背景
・堆積工程
・研究課題
・これまでの研究成果
2. 実験
・条件
・堆積サイクル
・XPS
・I-V特性
・C-V特性
3. 結論
・AFM
MOCVD法によるCeO2/SiO2複合酸化
膜の生成及び評価

3. 研究背景
MOSFETの微細化に伴うゲート絶縁膜の
薄膜化により、ゲートリーク電流が増加
消費電力の増加によってこれ以上の
性能向上が見込めない
従来のSiO2の代替となる新材料
が必要！
新材料としてhigh-k材料であるCeO2を提案した
特徴として…
・Siと同じ立方晶系の構造を持つ
・Siとの格子不整合率が0.35%
・K = 26の高誘電率材料
Si
立方晶系ダイヤモンド構造
CeO2
立方晶系蛍石構造

4. CeO2は室温で多結晶化しやすく、結晶粒界がパスとな
りリーク電流が増大
改善するために…
CeO2とは異なった結晶構造を持つSiO2を混入することで結晶化抑制
⇒ TEOS導入によるMOCVD法でCeO2 +SiO2複合酸化膜を堆積
・結晶構造がCeO2と異なる ⇒ CeO2の結晶化を抑制
・CeO2と同じ4価である ⇒ 混入時の欠陥の形成を抑える
SiO2を選んだ理由
研究課題

5. CeO2 sources : Ce[OC(C₂H₅)₂CH₃]₄ ≦ 350[℃]
SiO2 sources : TEOS (Si(OC₂H₅)₄) ≧ 600[℃]
同時堆積不可
Ce[OC(C2H5)2CH3]4 → CeO2 + 4(C2H5)2C=CH2 + 2H2O
Si(OC2H5)4 + 2H2O → SiO2 + 4C2H5OH
CeO2 source
TEOS
副生成物であるH2Oを利用してTEOSを加水分解
比較的低温でCeO2 + SiO2複合酸化膜の堆積が可能
堆積過程

6. TEOSは3[min]毎に
各10,5[s]導入
これまでの堆積サイクル
TEOSの連続的導入で
はCeO2 + SiO2複合酸
化膜は堆積できない
TEOSの間欠的導入に
よりCeO2 + SiO2複合酸
化膜は堆積可能

7. ・TEOSの間欠的導入によりCeO2+SiO2複合酸化膜の生成に成功
・XRD, XPS, TEMによる薄膜評価
(a):5 sec (b):10 sec
これまでの結果
XRD XPS
・CeO2(200),CeO2(220)のピークが消失し、CeO2(111)のピークが減少 結晶化抑制
・TEOS導入時間の違いによって、膜中のSi濃度に差は無い 堆積時に発生するH2O
によって律速

8. これまでの結果
TEOSを導入した試料は格子像、回折スポットは見えない。
非晶質化
TEOSを導入していない試料は熱処理 の前後で格子像、回折スポットが見えている。
結晶化
TEM

9. ボトル温度(CeO2 , TEOS) : 76 [℃], 室温
バランスガス流量 : 100 [sccm]
TEOS キャリアガス流量 : 1 [sccm]
堆積圧力 : 50 [Pa]
堆積時間 : 30 [min]
基板温度 : 350 [℃]
CeO2 キャリアガス流量 : 50 [sccm]
CeO2 ソース導入 : 連続
TEOS 導入間隔 :10, 5, 3 [min]
TEOS 導入時間 : 10[s]
温度 500 [℃]
雰囲気 O2
時間 30 [min]
アニール条件
実験条件

10. CeO2 sourceは30[min]
連続で導入
TEOSは各10, 5, 3,[min]
毎に10[s]導入
堆積サイクル

11. XPS(depth profile)
(a)
(d)(c)
(b)
(a) Without TEOS
TEOS 10[s]/10[min]
TEOS 10[s]/5[min]
試料条件
(b)
(c)
(d) TEOS 10[s]/3[min]
・(b), (c)のSi濃度はTEOSの
供給量に依存せず、深さ方
向分布が平坦
CeO2sourceの熱分解時に
発生するH2Oによって律速
・(d)のSi濃度が他より高い
・堆積レートが減少した
TEOSの供給間隔が短く
チャンバー内により多く蓄
積したため
Ce3d
C1s
O1s
Si2s
Ce3d
Ce3d
C1s
O1s
Si2s
C1s
O1s
Si2s
C1s
O1s
Si2s
Ce3d

12. AFM
（a）Without TEOS
（b）TEOS introduction
CeO2+SiO2複合酸化
膜となることで結晶成
長を抑制した
TEOSの導入によって
表面粗さが約1桁減少
した

13. TEOSの導入によってリーク
電流が約1桁減少した
I-V特性
Siの混入によって非晶質の
複合酸化膜が形成
⇒リーク電流が抑制された
約1桁減少
Without TEOS
TEOS 10[s]/10[min]
TEOS 10[s]/3[min]
試料条件

14. C-V特性
16.6
19.9
16.6
Without TEOS
TEOS 10[s]/10[min]
TEOS 10[s]/3[min]
試料条件 誘電率
・CeO2堆積膜(Without TEOS)は
誘電率が低い
CeO2堆積膜とSi基板の界面に
SiO2層が形成され、実効誘電率が
減少した
・TEOSの導入により、誘電率が増加し
界面準位も減少した
Siの混入によって低誘電率界面層
の形成が抑止された？
固定電荷[cm-2]
-2.7×1011
4.4×1011
1.4×1012

15. 結論
・TEOSの供給間隔が10[min], 5[min]の条件において、Si濃度は堆積時に
発生するH2Oによって律速され、膜中に均一に分布する。
・TEOS 3[min]の条件ではTEOSの供給間隔が短く、チャンバー内に蓄積するため、
Si濃度は表面側に向かって増加する。
・TEOSを導入しSiを混入させることで非晶質の複合酸化膜が形成され、リーク
電流の値は約1桁減少する。
・CeO2堆積膜(Without TEOS)ではSi基板との界面にSiO2層が形成され、実効誘電
率が減少するが、 TEOSの導入によるSiの添加に実効誘電率が増加する。
⇒低誘電率界面層の形成が抑止されたと考えられる
・Siの添加により界面準位は減少するが、正の膜中固定電荷は増加する。