Dokumen tersebut memberikan penjelasan tentang multivibrator bistabil, yang merupakan rangkaian digital untuk menyimpan satu bit data secara semi permanen. Dokumen tersebut menjelaskan pengertian, jenis-jenis (RS flip-flop, D flip-flop, JK flip-flop), dan contoh pengujian dari multivibrator bistabil."

1. DISUSUN OLEH :
CAHYO NUGROHO
NIM : 1410502047
DOSEN : SURYOTO EDY RAHARJO ,S.T.,M.Eng

2. Daftar isi :
1. Pengertian Multivibrator Bistbil
2. Jenis Multivibrator Bistabil
3. Contoh Pengujian

3. Pengertian Multivibrator Bistabil
Multivibrator Bistabil adalah rangkaian digital yang digunakan untuk menyimpan
satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau
mengganti isi dari bit yang disimpan. Prinsip dasar dari multivibrator bistabil
adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda
yang dirangkai menjadi suatu gerbang logika yang dapat bekerja secara
sekuensial. Nama lain dari Multivibrator Bistabil adalah flip-flop.
Multivibrator Circuit

4. Jenis Multivibrator Bistabil
1. Flip-Flop RS
Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah
satu keluarannya (y) berfungsi sebagai komplemen. Sehingga flip-flop ini
disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta
komplemennya. Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND
atau kombinasi dua gerbang NOR.
2. D Flip-Flop
Nama flip-flop ini berasal dari Delay. Flip-flop ini hanya mempunyai
satu masukan, yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel
memori dalam komputer.
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan
menggunakan flip-flop S-R. Perbedaannya dengan flip-flop S-R terletak pada
inputan R, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT, maka
setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda
pada input S-R, dengan demikian hanya akan terdapat dua keadaan S dan R yaitu
S=0 dan R=1 atau S=1 dan R=0, jadi dapat diisi. Master Save D Flip-flop
merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter.
Latch yang satu bernama Master dan yang kedua bernama Slave.

5. 3. JK Flip-Flop
Dari uraian subbab-subbab sebelumnya dapat dilihat bahwa dasar dari
semua flip-flop adalah flip-flop RS. JK Flip-flop merupakan rangkaian flip-flop
yang dibangun untuk megantisipasi keadaan terlarang pada flip-flop S-R. Dalam
prakteknya, ada kalanya perlu merealisasikan flip-flop tertentu daripada flip-flop
yang tersedia, misalnya flipflop yang dibutuhkan tidak tersedia atau dari serpih
(chip) flip-flop yang digunakan masih ada sisa flip-flop dari jenis lain yang belum
termanfaatkan. Sebagaimana diuraikan di depan, flip-flop D dapat dibangun dari
flip-flop JK dengan memberikan komplemen J sebagai masukan bagi K. Flip-flop
D yang disusun dari flip-flop JK.
4. T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan
menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu,
maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya
jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Flip-flop T
dapat dibentuk dari flip-flop JK dengan menggabungkan masukan J dan K
sebagai masukan T. Perhatikan bahwa bila T=0 akan membuat J=K=0 sehingga
keadaan flip-flop tidak berubah. Tetapi bila T=1, J=K=1 akan membuat flip-flop
beroperasi secara toggle.

6. Contoh Pengujian :
1) RS Flip-Flop
a. Teori Singkat :
Suatu RS Flip-Flop mempunyai dua kedudukan stabil. Dalam keadaan tidak bekerja
informasi input pada RS Flip-Flop tipe in adalah R = 0, S = 0. Flip-flop bereaksi
dengan cepat apabila informasi pada salah satu inputnya berubah. Suatu pulsa set (S
= 1) membuat Flip-Flop dalam keadaan Set yaitu Q = 1, sedangkan pulsa Reset (R =
1) membuat Flip-Flop Reset misalnya Q' = 1. Penggabungan input tidak boleh
dilakukan karena akan menghasilkan kedudukan yang tidak tentu. Gerbang yang
dipakai adalah Gerbang NAND. Flip-flop RS atau SR (Set-Reset) merupakan dasar
dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan : satu disebut S (SET)
yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang
lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran
berkeadaan 0).
Simbol :

7. b. Rangkaian Pengujian
Alat / Bahan : * Papan Bread Board
* IC SN 7402
* Capasitor
* Resistor
* Dioda LED
* Kabel
* Baterai
Gambar Rangkaian :

8. Hasil Pengujian :
In Out
Keterangan
R S Q
Q'
0 0 1 1 Dilarang
0 1 0 1 OK
1 0 1 0 OK
1 1 - - Tidak diketahui
d. Kesimpulan
Jika harga R = 0 dan S = 0 maka Outputnya Q = 1 dan Q'= 1, hasil tersebut dilarang.
Jika harga R = 0 dan S = 1 maka Outputnya Q = 0 dan Bukan Q' = 1, hasil tersebut
OK.
Jika harga R = 1 dan S = 0 maka Outputnya Q = 1 dan Bukan Q' = 0, hasil tersebut
OK.
Jika harga R = 1 dan S = 1, hasil yang diperoleh tidak diketahui.
"Apabila hasil Outputnya berlainan, maka RS Flip-Flop dapat dipakai, dan jika
kedua Outputnya sama, maka hasilnya dilarang dan tidak diketahui "

9. 2) RS Clocked Flip – Flop
a. Teori Singkat
Bekerjanya sebuah clocked RS Flip-Flop sama caranya seperti RS Flip-Flop pada
rangkaian pertama, kecuali bahwa Flip – Flop ini aktif hanya selama CP = 1.
R-S-C Flip-Flop bersifat output akan berubah jika R dan S diubah dan diubah oleh
Clock.
Simbol :
b. Rangkaian Pengujian
Alat / Bahan : * Papan Bread Board
* IC SN 7400
* Capasitor
* Resistor
* Dioda LED
* Kabel
* Baterai

10. Gambar Rangkaian :
Hasil Pengujian :
In Out
Keterangan
C
S R
Q
Q'
0 ke 1 0 0 - - Tdk terdefenisi
0 ke 1 1 0 1 0 OK
0 ke 1 0 1 0 1 OK
0 ke 1 1 1 1 1 Dilarang

11. d. Kesimpulan
Jika S = 0, R = 0 maka Outputnya tidak terdefenisi
Jika S = 1, R = 0 maka Q = 1, Q' = 0, hasilnya OK.
Jika S = 0, R = 1 maka Q = 0, Q' = 1, hasilnya OK.
Jika S = 1, R = 1 maka Q = 1, Q' = 1, hasilnya Dilarang.
" Jika output keduanya berlainan, maka hasilnya OK, dan jika sama maka hasilnya
tidak terdefenisi dan dilarang".
3) D Flip – Flop
a. Teori Singkat
Pada dasarnya D Flip-Flop dapat dilihat sebagai RS Flip-flop dengan satu input
yang dihubungkan dengan yang lain melalui sebuah Inverter. Sebuah masalah
yang terjadi pada Flip-flop RS adalah saat keadaan R = 1, S = 1 harus dihindarkan.
Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input
saja. FF-D mampu mengatasi masalah tersebut. Sifat Flip-Flop ini adalah Output
sama dengan input D Ketika Clock Dirubah.
Simbol :

12. b. Rangkaian Pengujian
Alat / Bahan : * Papan Bread Board
* IC SN 7474
* Capasitor
* Resistor
* Dioda LED
* Kabel
* Baterai
Gambar Rangkaian :

13. Dari gambar rangkaian gerbang FF_D di atas, maka simbol logika FF-D yang
dirangkai dari FF_RS menjadi :
Gambar Rangkaian IC :

14. c. Hasil Pengujian
Saat MR dan MS tidak aktif :
Saat MR dan MS aktif :
In Out
C D
Q Q'
0 ke 1 0 0 1
0 ke 1 1 1 0
In Out
MR MS Q Q'
1 0 1 0
0 1 0 1
1 1 - -
0 0 1 1

15. d. Kesimpulan
Jika MR dan MS nya berlainan, maka hasilnya OK.
Jika MR = 1, MS = 1, maka hasilnya tidak terdefenisi.
Jika MR = 0, MS = 0. maka hasilnya dilarang.
4. JK Flip - Flop
a. Teori Singkat
Bekerjanya JK Flip-flop ini serupa caranya seperti Clocked-RS-Flip-flop kecuali
dengan input JK = 1 1, input tidak memberikan tanda untuk state tertentu, input
selalu membuat output invert.
Simbol :

16. b. Rangkaian Pengujian
Alat / Bahan : * Papan Bread Board
* IC SN 7473
* Capasitor
* Resistor
* Dioda LED
* Kabel
* Baterai
Gambar Rangkaian : Rangkaian IC :

17. c. Hasil Pengujian :
NB : sifat ini hanya berlaku jika MS dan MR tidak aktif. Jika ingin diaktifkan lihat
tabel di atas.
d. Kesimpulan
Jika J = 0, K = 0 maka Outputnya tidak berubah.
Jika J = 1, K = 0 maka Q = 1, Q' = 0.
Jika J = 0, K = 1 maka Q = 0, Q' = 1.
Jika R = 0, S = 1 maka Q = 1, Q' =1 (kondisi berlawanan).
In Out
C J K Q Q'
1 ke 0 0 0 - -
1 ke 0 0 1 0 1
1 ke 0 1 0 1 0
1 ke 0 1 1 1 1

18. 
Sekian dan terima kasih