Downloaded 27 times
Uploaded byMr. Vengineer
「Xeon+FPGA への妄想」 どうやって実装するのか？ ("Delusion to (Xeon + FPGA)" : How to implement?)
FPGAエクストリーム・コンピューティング 第8回 http://connpass.com/event/33859/ のLTでお話した内容DEATH 追記)、2016.10.1 最新情報として、 Accelerating Datacenter Workloads, FPL 2016 PK Gupta, GM of Xeon+FPGA Products, Datacenter Group に内容を3枚、追加しました。 Content talked about in LT at 「FPGA Extreme Computing Part 8 : http://connpass.com/event/33859/」 Addendum), 2016.10.1 As the latest information, We added 3 contents to 「Accelerating Datacenter Workloads, FPL 2016 PK Gupta, GM of Xeon + FPGA Products, Datacenter Group」
「Xeon+FPGA への妄想」 どうやって実装するのか？ ("Delusion to (Xeon + FPGA)" : How to implement?)
- 1.
- 2.
- 3. この資料について IDF16の公開資料 ・Enabling Dynamic UsageModels for FPGA with the Accelerator Abstraction Layer Software Technology ・Strategies and Tools to Optimize Modern Workloads を読み込むための参考資料としてご利用ください
- 4. IvyBridge Xeon (E5-26xxv2) + Stratix V FPGA http://www.pactroninc.com/qpi/ Pectron Romley IvyBridge QPI SDP
- 5. Broadwell Xeon (E5-26xxv4) + Arria 10 FPGA http://www.pactroninc.com/qpi/ Pectron Grantley HSX/BSX QPI SDP
- 6. https://cpufpga.wordpress.com/2016/04/15/xeonfpga-tutorial-on-cohere nt-fpga-programming/ Using OpenCL forFPGAs and Preview of Xeon+FPGA architecture
- 7. https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf 2. Hardware ResearchPrototype – An Overview 10:30 PM – 11:30 PM, Speaker – David Sheffield IvyTown Xeon + FPGA: The HARP Program ● HARP (Xeon + FPGA) Prototype Architecture ● Research overview and insights from HARP ● Future HARP plans
- 8. IvyTown Xeon (E5-26xxv2) + Stratix V Inteの資料から http://reconfigurablecomputing4themasses.net/files/2.2%20PK.pdf
- 9.
- 10.
- 11. https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf Altera SDK forOpenCLA++ Compiler for HLS?
- 12. Broadwell + Arrira10 のことは出てこないので、 Google君に聞いてみた
- 13. Bluespec：MIT & Intelの事例(LEAP) http://blogs.yahoo.co.jp/verification_engineer/66046446.html 2012/2/1(水)午後 5:10 Bluespec User Meeting 2012にて、Bluespecからのプレゼンテー ションにあったIntelの事例は、LEAP: A Virtual Platform Architecture for FPGAsかもしれません。 途中略 このLEAPは、今ではオープンソースで公開されていま す。なんと、太っ腹。 途中略 自分の過去ログに教えてもらった
- 14.
- 15. Page not found Thepage you were trying to access doesn't exist or has been removed. Back ィャ ─ ･ﾟ･(m´□｀m)･ﾟ･ ─ ァ!!
- 16. なら、Google君に LEAP MIT IntelFPGA で聞いてみた
- 17. LEAP-FPGA Platform https://github.com/LEAP-FPGA/leap-documentation/wiki Papers: https://github.com/LEAP-FPGA/leap-documentation/wiki/Papers Sources: LEAP-Core :https://github.com/LEAP-Core LEAP-Workloads : https://github.com/LEAP-Workloads GitHubにあったよ
- 18.
- 19. LEAP Platform Intel https://github.com/LEAP-Core/leap-platforms-intel Xeon+FPGASDR上に 実装したモジュールのコードを発見！ ﾜｸ♪((o(⌒∇⌒)o))ﾜｸ♪
- 20. 次の3つの環境で実装しているみたい ・ASE(VCS : SynopsysHDL Simulator） ・SDP (Intel Software Development Platform) ・BDX(Intel QuickAssist CCI-P FPGA BDX Xeon+FPGA)
- 21. https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf ASE = IntelAFU simulation environment AFU : Accelerator Function Unit
- 22. post-synthesis-qa-sdp/README the Intel QuickAssistFPGA in Canoe Pass(Intel S2600CP two-socket motherboards) SDP. post-synthesis-qa-sdp/ome2_ivt.qsf set_global_assignment -name FAMILY " Stratix V" set_global_assignment -name DEVICE 5SGXEA7N1F45C1 post-synthesis-qa-bdx/README the Intel QuickAssist FPGA in Broadwell post-synthesis-qa-bdx/bdw_502_pr_afu.qsf set_global_assignment -name FAMILY " Arria 10" set_global_assignment -name DEVICE 10AX115U3F45E2SGE3 Arria 10 GX 1150/1932pin やっと、見つかったよ https://github.com/LEAP-Core/leap-platforms-intel/blob/master/modules/leap/build- support/build-pipelines/stages/altera/post-synthesis-qa-bdx/README
- 23.
- 24.
- 25. Accelerating Datacenter Workloads FPL2016 PK Gupta, GM of Xeon+FPGA Products Datacenter Group から http://www.fpl2016.org/slides/Gupta/20--/0Accelerating/20Datacenter/ 20Workloads.pdf
- 26.
- 27. End User ProgrammingInterface メモリは無くなったが、HSSIは付いている
- 28. Xeon + FPGAin the Cloud IP Libraryがある