Submit Search
Upload
Verilog-HDL Tutorial (14)
•
0 likes
•
1,547 views
Hiroki Nakahara
Follow
Verilog-HDL Tutorial Using DE0 FPGA Board
Read less
Read more
Education
Report
Share
Report
Share
1 of 53
Download now
Download to read offline
Recommended
CXL_説明_公開用.pdf
CXL_説明_公開用.pdf
Yasunori Goto
NVIDIA HPC ソフトウエア斜め読み
NVIDIA HPC ソフトウエア斜め読み
NVIDIA Japan
FPGA+SoC+Linux実践勉強会資料
FPGA+SoC+Linux実践勉強会資料
一路 川染
Verilog-HDL Tutorial (12)
Verilog-HDL Tutorial (12)
Hiroki Nakahara
JANOG43 Forefront of SRv6, Open Source Implementations
JANOG43 Forefront of SRv6, Open Source Implementations
Kentaro Ebisawa
知っているようで知らないNeutron -仮想ルータの冗長と分散- - OpenStack最新情報セミナー 2016年3月
知っているようで知らないNeutron -仮想ルータの冗長と分散- - OpenStack最新情報セミナー 2016年3月
VirtualTech Japan Inc.
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
Takeshi Yamamuro
0円でできる自宅InfiniBandプログラム
0円でできる自宅InfiniBandプログラム
Minoru Nakamura
Recommended
CXL_説明_公開用.pdf
CXL_説明_公開用.pdf
Yasunori Goto
NVIDIA HPC ソフトウエア斜め読み
NVIDIA HPC ソフトウエア斜め読み
NVIDIA Japan
FPGA+SoC+Linux実践勉強会資料
FPGA+SoC+Linux実践勉強会資料
一路 川染
Verilog-HDL Tutorial (12)
Verilog-HDL Tutorial (12)
Hiroki Nakahara
JANOG43 Forefront of SRv6, Open Source Implementations
JANOG43 Forefront of SRv6, Open Source Implementations
Kentaro Ebisawa
知っているようで知らないNeutron -仮想ルータの冗長と分散- - OpenStack最新情報セミナー 2016年3月
知っているようで知らないNeutron -仮想ルータの冗長と分散- - OpenStack最新情報セミナー 2016年3月
VirtualTech Japan Inc.
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
LLVMで遊ぶ(整数圧縮とか、x86向けの自動ベクトル化とか)
Takeshi Yamamuro
0円でできる自宅InfiniBandプログラム
0円でできる自宅InfiniBandプログラム
Minoru Nakamura
LLVM最適化のこつ
LLVM最適化のこつ
MITSUNARI Shigeo
iostat await svctm の 見かた、考え方
iostat await svctm の 見かた、考え方
歩 柴田
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
Fixstars Corporation
Zynq mp勉強会資料
Zynq mp勉強会資料
一路 川染
Magnum IO GPUDirect Storage 最新情報
Magnum IO GPUDirect Storage 最新情報
NVIDIA Japan
PostgreSQL開発コミュニティに参加しよう! ~2022年版~(Open Source Conference 2022 Online/Kyoto 発...
PostgreSQL開発コミュニティに参加しよう! ~2022年版~(Open Source Conference 2022 Online/Kyoto 発...
NTT DATA Technology & Innovation
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
Hiroki Nakahara
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
Mr. Vengineer
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
Takateru Yamagishi
Ethernetの受信処理
Ethernetの受信処理
Takuya ASADA
ACI3.0(1k) Release
ACI3.0(1k) Release
Takao Setaka
地理分散DBについて
地理分散DBについて
Kumazaki Hiroki
Linux packet-forwarding
Linux packet-forwarding
Masakazu Asama
2015年度GPGPU実践プログラミング 第10回 行列計算(行列-行列積の高度な最適化)
2015年度GPGPU実践プログラミング 第10回 行列計算(行列-行列積の高度な最適化)
智啓 出川
ソフトウェア技術者はFPGAをどのように使うか
ソフトウェア技術者はFPGAをどのように使うか
なおき きしだ
Docker Compose入門~今日から始めるComposeの初歩からswarm mode対応まで
Docker Compose入門~今日から始めるComposeの初歩からswarm mode対応まで
Masahito Zembutsu
3GPP TS 38.300-100まとめ
3GPP TS 38.300-100まとめ
Tetsuya Hasegawa
4章 Linuxカーネル - 割り込み・例外 3
4章 Linuxカーネル - 割り込み・例外 3
mao999
分散システム第7章(後半)
分散システム第7章(後半)
Kenta Hattori
範囲証明つき準同型暗号とその対話的プロトコル
範囲証明つき準同型暗号とその対話的プロトコル
MITSUNARI Shigeo
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
Hiroki Nakahara
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
More Related Content
What's hot
LLVM最適化のこつ
LLVM最適化のこつ
MITSUNARI Shigeo
iostat await svctm の 見かた、考え方
iostat await svctm の 見かた、考え方
歩 柴田
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
Fixstars Corporation
Zynq mp勉強会資料
Zynq mp勉強会資料
一路 川染
Magnum IO GPUDirect Storage 最新情報
Magnum IO GPUDirect Storage 最新情報
NVIDIA Japan
PostgreSQL開発コミュニティに参加しよう! ~2022年版~(Open Source Conference 2022 Online/Kyoto 発...
PostgreSQL開発コミュニティに参加しよう! ~2022年版~(Open Source Conference 2022 Online/Kyoto 発...
NTT DATA Technology & Innovation
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
Hiroki Nakahara
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
Mr. Vengineer
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
Takateru Yamagishi
Ethernetの受信処理
Ethernetの受信処理
Takuya ASADA
ACI3.0(1k) Release
ACI3.0(1k) Release
Takao Setaka
地理分散DBについて
地理分散DBについて
Kumazaki Hiroki
Linux packet-forwarding
Linux packet-forwarding
Masakazu Asama
2015年度GPGPU実践プログラミング 第10回 行列計算(行列-行列積の高度な最適化)
2015年度GPGPU実践プログラミング 第10回 行列計算(行列-行列積の高度な最適化)
智啓 出川
ソフトウェア技術者はFPGAをどのように使うか
ソフトウェア技術者はFPGAをどのように使うか
なおき きしだ
Docker Compose入門~今日から始めるComposeの初歩からswarm mode対応まで
Docker Compose入門~今日から始めるComposeの初歩からswarm mode対応まで
Masahito Zembutsu
3GPP TS 38.300-100まとめ
3GPP TS 38.300-100まとめ
Tetsuya Hasegawa
4章 Linuxカーネル - 割り込み・例外 3
4章 Linuxカーネル - 割り込み・例外 3
mao999
分散システム第7章(後半)
分散システム第7章(後半)
Kenta Hattori
範囲証明つき準同型暗号とその対話的プロトコル
範囲証明つき準同型暗号とその対話的プロトコル
MITSUNARI Shigeo
What's hot
(20)
LLVM最適化のこつ
LLVM最適化のこつ
iostat await svctm の 見かた、考え方
iostat await svctm の 見かた、考え方
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
CPU / GPU高速化セミナー!性能モデルの理論と実践:理論編
Zynq mp勉強会資料
Zynq mp勉強会資料
Magnum IO GPUDirect Storage 最新情報
Magnum IO GPUDirect Storage 最新情報
PostgreSQL開発コミュニティに参加しよう! ~2022年版~(Open Source Conference 2022 Online/Kyoto 発...
PostgreSQL開発コミュニティに参加しよう! ~2022年版~(Open Source Conference 2022 Online/Kyoto 発...
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
CUDAのアセンブリ言語基礎のまとめ PTXとSASSの概説
Ethernetの受信処理
Ethernetの受信処理
ACI3.0(1k) Release
ACI3.0(1k) Release
地理分散DBについて
地理分散DBについて
Linux packet-forwarding
Linux packet-forwarding
2015年度GPGPU実践プログラミング 第10回 行列計算(行列-行列積の高度な最適化)
2015年度GPGPU実践プログラミング 第10回 行列計算(行列-行列積の高度な最適化)
ソフトウェア技術者はFPGAをどのように使うか
ソフトウェア技術者はFPGAをどのように使うか
Docker Compose入門~今日から始めるComposeの初歩からswarm mode対応まで
Docker Compose入門~今日から始めるComposeの初歩からswarm mode対応まで
3GPP TS 38.300-100まとめ
3GPP TS 38.300-100まとめ
4章 Linuxカーネル - 割り込み・例外 3
4章 Linuxカーネル - 割り込み・例外 3
分散システム第7章(後半)
分散システム第7章(後半)
範囲証明つき準同型暗号とその対話的プロトコル
範囲証明つき準同型暗号とその対話的プロトコル
Viewers also liked
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
Hiroki Nakahara
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)
Hiroki Nakahara
Naist2015 dec ver1
Naist2015 dec ver1
Hiroki Nakahara
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
Hiroki Nakahara
Verilog-HDL Tutorial (15) software
Verilog-HDL Tutorial (15) software
Hiroki Nakahara
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Hiroki Nakahara
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)
Hiroki Nakahara
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
Hiroki Nakahara
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
Hiroki Nakahara
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
Hiroki Nakahara
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
Hiroki Nakahara
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
Hiroki Nakahara
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
Hiroki Nakahara
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
Hiroki Nakahara
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
Hiroki Nakahara
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
Hiroki Nakahara
Viewers also liked
(17)
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)
Naist2015 dec ver1
Naist2015 dec ver1
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
Verilog-HDL Tutorial (15) software
Verilog-HDL Tutorial (15) software
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
私のファミコンのfpsは530000です。もちろんフルパワーで(以下略
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
Similar to Verilog-HDL Tutorial (14)
汎用性と高速性を目指したペアリング暗号ライブラリ mcl
汎用性と高速性を目指したペアリング暗号ライブラリ mcl
MITSUNARI Shigeo
20140310 fpgax
20140310 fpgax
funadasatoshi
不揮発メモリとOS研究にまつわる何か
不揮発メモリとOS研究にまつわる何か
Ryousei Takano
Isca13 study
Isca13 study
Toshiya Komoda
2015年度GPGPU実践プログラミング 第5回 GPUのメモリ階層
2015年度GPGPU実践プログラミング 第5回 GPUのメモリ階層
智啓 出川
Page frame management
Page frame management
siburu
retrobsd-2012-JUL-07 at JNUG BSD BoF
retrobsd-2012-JUL-07 at JNUG BSD BoF
たけおか しょうぞう
CMSI計算科学技術特論A(7) 線形代数演算ライブラリBLASとLAPACKの基礎と実践2
CMSI計算科学技術特論A(7) 線形代数演算ライブラリBLASとLAPACKの基礎と実践2
Computational Materials Science Initiative
Cmc cmd slim
Cmc cmd slim
Shinji Shimojo
「Windows Azure でスーパーコンピューティング!」for Microsoft MVP camp 2014 大阪会場
「Windows Azure でスーパーコンピューティング!」for Microsoft MVP camp 2014 大阪会場
幸智 Yukinori 黒田 Kuroda
2021 03-09-ac ri-nngen
2021 03-09-ac ri-nngen
直久 住川
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
Shinya Takamaeda-Y
[DL Hacks]FPGA入門
[DL Hacks]FPGA入門
Deep Learning JP
ASPLOS2017: Building Durable Transactions with Decoupling for Persistent Memory
ASPLOS2017: Building Durable Transactions with Decoupling for Persistent Memory
Atsushi Koshiba
Shinichi Awamoto Bachelor Thesis
Shinichi Awamoto Bachelor Thesis
pflab
2015年度先端GPGPUシミュレーション工学特論 第5回 GPUのメモリ階層の詳細(様々なメモリの利用)
2015年度先端GPGPUシミュレーション工学特論 第5回 GPUのメモリ階層の詳細(様々なメモリの利用)
智啓 出川
CUDAプログラミング入門
CUDAプログラミング入門
NVIDIA Japan
【旧版】2009/12/10 GPUコンピューティングの現状とスーパーコンピューティングの未来
【旧版】2009/12/10 GPUコンピューティングの現状とスーパーコンピューティングの未来
Preferred Networks
Native Memory Tracking
Native Memory Tracking
Takahiro YAMADA
OSC 2012 Hokkaido でのプレゼン資料
OSC 2012 Hokkaido でのプレゼン資料
Shin-ya Koga
Similar to Verilog-HDL Tutorial (14)
(20)
汎用性と高速性を目指したペアリング暗号ライブラリ mcl
汎用性と高速性を目指したペアリング暗号ライブラリ mcl
20140310 fpgax
20140310 fpgax
不揮発メモリとOS研究にまつわる何か
不揮発メモリとOS研究にまつわる何か
Isca13 study
Isca13 study
2015年度GPGPU実践プログラミング 第5回 GPUのメモリ階層
2015年度GPGPU実践プログラミング 第5回 GPUのメモリ階層
Page frame management
Page frame management
retrobsd-2012-JUL-07 at JNUG BSD BoF
retrobsd-2012-JUL-07 at JNUG BSD BoF
CMSI計算科学技術特論A(7) 線形代数演算ライブラリBLASとLAPACKの基礎と実践2
CMSI計算科学技術特論A(7) 線形代数演算ライブラリBLASとLAPACKの基礎と実践2
Cmc cmd slim
Cmc cmd slim
「Windows Azure でスーパーコンピューティング!」for Microsoft MVP camp 2014 大阪会場
「Windows Azure でスーパーコンピューティング!」for Microsoft MVP camp 2014 大阪会場
2021 03-09-ac ri-nngen
2021 03-09-ac ri-nngen
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
[DL Hacks]FPGA入門
[DL Hacks]FPGA入門
ASPLOS2017: Building Durable Transactions with Decoupling for Persistent Memory
ASPLOS2017: Building Durable Transactions with Decoupling for Persistent Memory
Shinichi Awamoto Bachelor Thesis
Shinichi Awamoto Bachelor Thesis
2015年度先端GPGPUシミュレーション工学特論 第5回 GPUのメモリ階層の詳細(様々なメモリの利用)
2015年度先端GPGPUシミュレーション工学特論 第5回 GPUのメモリ階層の詳細(様々なメモリの利用)
CUDAプログラミング入門
CUDAプログラミング入門
【旧版】2009/12/10 GPUコンピューティングの現状とスーパーコンピューティングの未来
【旧版】2009/12/10 GPUコンピューティングの現状とスーパーコンピューティングの未来
Native Memory Tracking
Native Memory Tracking
OSC 2012 Hokkaido でのプレゼン資料
OSC 2012 Hokkaido でのプレゼン資料
More from Hiroki Nakahara
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
Hiroki Nakahara
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
Hiroki Nakahara
FPGAX2019
FPGAX2019
Hiroki Nakahara
SBRA2018講演資料
SBRA2018講演資料
Hiroki Nakahara
DSF2018講演スライド
DSF2018講演スライド
Hiroki Nakahara
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
Hiroki Nakahara
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
Hiroki Nakahara
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
Hiroki Nakahara
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
Hiroki Nakahara
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (8)
Hiroki Nakahara
Verilog-HDL Tutorial (7)
Verilog-HDL Tutorial (7)
Hiroki Nakahara
More from Hiroki Nakahara
(11)
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
FPGAX2019
FPGAX2019
SBRA2018講演資料
SBRA2018講演資料
DSF2018講演スライド
DSF2018講演スライド
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (7)
Verilog-HDL Tutorial (7)
Recently uploaded
リアル戦国探究in米沢 事前講座2スライド(スタッフ共有用)『両雄の強さの秘密』についてのスライド
リアル戦国探究in米沢 事前講座2スライド(スタッフ共有用)『両雄の強さの秘密』についてのスライド
Ken Fukui
リアル戦国探究in米沢 事前講座1スライド(スタッフ共有用)『川中島の謎』についてのスライド
リアル戦国探究in米沢 事前講座1スライド(スタッフ共有用)『川中島の謎』についてのスライド
Ken Fukui
TokyoTechGraduateExaminationPresentation
TokyoTechGraduateExaminationPresentation
YukiTerazawa
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ssusere0a682
リアル戦国探究in米沢 当日講座2スライド(スタッフ共有用)『人を致すも人に致されず』についてのスライド
リアル戦国探究in米沢 当日講座2スライド(スタッフ共有用)『人を致すも人に致されず』についてのスライド
Ken Fukui
UniProject Workshop Make a Discord Bot with JavaScript
UniProject Workshop Make a Discord Bot with JavaScript
yuitoakatsukijp
リアル戦国探究in米沢 当日講座3スライド(スタッフ共有用)『糧は三度はさいせず』についてのスライド
リアル戦国探究in米沢 当日講座3スライド(スタッフ共有用)『糧は三度はさいせず』についてのスライド
Ken Fukui
The_Five_Books_Overview_Presentation_2024
The_Five_Books_Overview_Presentation_2024
koheioishi1
リアル戦国探究in米沢 当日講座1(スタッフ共有用)『兵は詐をもって立つ』についてのスライド
リアル戦国探究in米沢 当日講座1(スタッフ共有用)『兵は詐をもって立つ』についてのスライド
Ken Fukui
TEAMIN Service overview for customer_20240422.pdf
TEAMIN Service overview for customer_20240422.pdf
yukisuga3
Recently uploaded
(10)
リアル戦国探究in米沢 事前講座2スライド(スタッフ共有用)『両雄の強さの秘密』についてのスライド
リアル戦国探究in米沢 事前講座2スライド(スタッフ共有用)『両雄の強さの秘密』についてのスライド
リアル戦国探究in米沢 事前講座1スライド(スタッフ共有用)『川中島の謎』についてのスライド
リアル戦国探究in米沢 事前講座1スライド(スタッフ共有用)『川中島の謎』についてのスライド
TokyoTechGraduateExaminationPresentation
TokyoTechGraduateExaminationPresentation
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
リアル戦国探究in米沢 当日講座2スライド(スタッフ共有用)『人を致すも人に致されず』についてのスライド
リアル戦国探究in米沢 当日講座2スライド(スタッフ共有用)『人を致すも人に致されず』についてのスライド
UniProject Workshop Make a Discord Bot with JavaScript
UniProject Workshop Make a Discord Bot with JavaScript
リアル戦国探究in米沢 当日講座3スライド(スタッフ共有用)『糧は三度はさいせず』についてのスライド
リアル戦国探究in米沢 当日講座3スライド(スタッフ共有用)『糧は三度はさいせず』についてのスライド
The_Five_Books_Overview_Presentation_2024
The_Five_Books_Overview_Presentation_2024
リアル戦国探究in米沢 当日講座1(スタッフ共有用)『兵は詐をもって立つ』についてのスライド
リアル戦国探究in米沢 当日講座1(スタッフ共有用)『兵は詐をもって立つ』についてのスライド
TEAMIN Service overview for customer_20240422.pdf
TEAMIN Service overview for customer_20240422.pdf
Verilog-HDL Tutorial (14)
1.
1 Verilog-HDL 講習会DE0編(14) Cyclone内蔵メモリM9Kを使う 2, August,
2013 鹿児島大学 中原 啓貴
2.
M9Kとは? • Altera社FPGA Cyclone
IIIに内蔵されているメモリ(RAM: Random Access Memory): 1個の容量は9Kbit • 複数のM9Kを組合せて大きなメモリとしても使用可能 • デュアルポートRAMをサポート • DE0搭載のFPGA (EP3C16) ‒ 56個のM9Kを搭載 (合計504Kbit) 利用可能数に限り有り! 2
3.
M9Kの構成 • 用途に応じて構成を変えることができる 3 構成 入力数
出力数 8192 x 1 13 1 4096 x 2 12 2 2048 x 4 11 4 1024 x 8 10 8 1024 x 9 9 9 512 x 16 8 16 512 x 18 8 18 256 x 32 7 32 256 x 36 7 36
4.
M9Kのモード • 同期式(クロック使用)のみサポート 4 Single-port RAM
Simple dual-port RAM True dual-port RAM Single-port ROM 他にも, Dual-port ROM, FIFO, Shift registerが構成可能
5.
M9KをROMとして使う 5
6.
M9Kのタイミングチャート • ROM構成時のタイミング(連続読み出し) 6 clock address q ADR1 DATA1 アドレスを セットする 次のクロックで ROMにセット ちょっと遅れて データが出てくる 次のクロックで 読み出し&次の アドレスをセット ADR2 DATA2
7.
仕様 • ROMに書かれたデータを1秒毎にLEDGに 表示する回路を作成 7
8.
状態遷移図 8 READ ADR Set Reset r_adr <= 3'b0; LEDG
<= 10'b0; clk_cnt <= 26'b0; NONE clk_cnt <= 26'b0; LEDG <= w_rdata (ROMのデータ); clk_cnt != 26'd50000000 clk_cnt <= clk_cnt + 1'b1 clk_cnt== 26'd50000000 r_adr <= r_adr + 1'b1; 20nsec (50MHzの逆数)を 50000000回カウントすると 1000000000 nsec = 1secになる
9.
9 • ピン配置が面倒くさいので、デフォルト のプロジェクトを読み込みましょう! (DE0に限った事ではないが、Terasic製品はサンプルCD-ROMの プロジェクトを改変するのが楽でお勧め) DE0付属のCD-ROM Demonstrations 内の "DE0_Top"フォルダの ファイル全てを C:¥verilog¥DE0_tutorial_14_M9K_basic¥ 内にコピー
10.
DE0_TOP.qpfをダブルクリック してQuartus IIを起動 10 Pin Plannerを開いてみると ピン配置が終わっている!
11.
Verilog-HDLを入力 11 ダブルクリック Verilog-HDLの テンプレートが 表示されるので コードを入力 コード入力したら保存を忘れずに!
12.
ROMの中身を用意 12 content.mif を作成する. テキストエディタを開いて content.mif を編集
13.
MIFファイルフォーマット 13 ワード数 8 (つまり入力3ビット),
ワード長 (出力) 10ビット アドレスとワードの表記法(基数)を 設定. ここでは2進数 (binary) アドレス : ワード の順番に ROMの中身を記述する
14.
MegaWizard を起動 14
15.
Create a new
custom megafunction variation を選択 15
16.
ROM 1-PORT を選択 16 Memory
Compiler -> ROM: 1-PORT を選択 Verilog-HDL を選択 ファイル名は ROM_LEDGに
17.
17 出力 (q)は10ビット ワード数は 8
個 メモリの種類は M9Kを指定
18.
18 チェックを外す
19.
19 Browseをクリックし mif ファイル (ROMの中身) を読み込む
20.
20 Files of type: で「MIF
files (*.mif)」を 選択 先程作成した「content.mif」を 選択する
21.
21
22.
22
23.
23 【重要】Instantiation template file
に チェックを付けることを忘れないこと!!
24.
ポップアップウインドウには Yesをクリック 24
25.
先程, 生成した Instantiation template
file をコピペ 25 作業用フォルダに できた ROM_LEDG_inst.v をテキストエディタで開く Quartus II のDE0_TOP.vにコピペ!
26.
26 入力する Verilog-HDL
27.
コンパイルを行う 27 「保存アイコン」を クリックして保存 「コンパイルアイコン」を クリックして コンパイルを行う コンパイル後、このウインドウが 表示されればOK
28.
Compilation Report と Project
Navigator にM9Kが 使用されていることが表示されます 28 Project Navigator(左上にある) の下のスクロールバーを右に スクロールする
29.
FPGAをプログラム 29
30.
動作確認 1秒毎にMIFファイルの中身が LEDGに表示されていますか? 30
31.
M9KをRAMとして使う 31
32.
Sinple-port RAM のタイミングチャート 32 clock address data wren q ADR1 DATA1 Write
アドレスと データを セットする 次のクロックで Read アドレスが RAMに取り込まれる ちょっと 遅れて データが 出てくる Readアドレスを セットする ADR2 DATA2 Write イネーブル をONにする 次のクロックで 書き込み完了 & Writeイネーブルを OFFにする
33.
今回の仕様 RAMを手で動かしてみる • スライドスイッチ SW[9:4]:
アドレス(6ビット) • スライドスイッチ SW[3:0]: データ(4ビット) • 押しボタンスイッチ BUTTON[2]: 書き込みイネーブル • LEDG[3:0]: RAMのデータ表示 33
34.
34 • ピン配置が面倒くさいので、デフォルト のプロジェクトを読み込みましょう! (DE0に限った事ではないが、Terasic製品はサンプルCD-ROMの プロジェクトを改変するのが楽でお勧め) DE0付属のCD-ROM Demonstrations 内の "DE0_Top"フォルダの ファイル全てを C:¥verilog¥DE0_tutorial_14_M9K_RAM¥ 内にコピー
35.
DE0_TOP.qpfをダブルクリック してQuartus IIを起動 35 Pin Plannerを開いてみると ピン配置が終わっている!
36.
Verilog-HDLを入力 36 ダブルクリック Verilog-HDLの テンプレートが 表示されるので コードを入力 コード入力したら保存を忘れずに!
37.
MegaWizard を起動 37
38.
Create a new
custom megafunction variation を選択 38
39.
RAM: 1-PORTを選択 39 Memory Compiler
-> RAM: 1-PORT を選択 Verilog-HDL を選択 ファイル名は M9K_RAMに
40.
40 出力 (q)は4ビット ワード数は 64
個 メモリの種類は M9Kを指定
41.
41 チェックを外す
42.
同一アドレスに読み込みと書き込みが同時 に発生した時の処理はデフォルトのまま (書き込みデータをそのまま読み出す) 42
43.
43 初期データ(RAMの中身)は blank (空っぽ)でOK RAMはデータが書かれる ことがあるから. もちろん, mifファイルで 初期データを指定してもよい
44.
44
45.
Instantiation Template File
生成の 指定を忘れないように! 45
46.
生成した Instantiation Temple
File を テキストエディタで開いてDE0_TOP.v にコピペ 46 作業用フォルダに できた M9K_RAM_inst.v をテキストエディタで開く Quartus II のDE0_TOP.vにコピペ!
47.
入力するVerilog-HDL 47
48.
コンパイルを行う 48 「保存アイコン」を クリックして保存 「コンパイルアイコン」を クリックして コンパイルを行う コンパイル後、このウインドウが 表示されればOK
49.
コンパイル後, Compilation Report
で M9Kのメモリ量を確認 (64 x 4 = 256ビットになってますか?) 49
50.
FPGAをプログラム 50
51.
データ: 1111とセットして 押しボタンを押す LEDGに1111 が表示される (アドレス000000に書き込まれた!) 動作確認 51 アドレス:
000000 データ: 0000 LEDGには何も表示されない データ: 0001とセットして 押しボタンを押す LEDGに0001 が表示される (アドレス000000に書き込まれた!)
52.
動作確認 52 アドレス: 000001 LEDGには何も表示されない (アドレス000001には何も書かれていない) データ: 0001とセットして 押しボタンを押す LEDGに0001
が表示される (アドレス000001に書き込まれた!) アドレス: 000000 LEDGには1111が表示される (先程のデータがRAMに残っている!)
53.
まとめ • M9Kの使い方を学習 ‒ ROM ‒ RAM ‒ いずれもSingle-Port • 課題 ‒ 様々な大きさのROMを作成し,
LEDGの表示パ ターンを変えてみよう 53
Download now