BỘ ĐỀ KIỂM TRA CUỐI KÌ 2 VẬT LÝ 11 - KẾT NỐI TRI THỨC - THEO CẤU TRÚC ĐỀ MIN...
Thiết-kế-IC-74HC595.pdf
1. TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TPHCM
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO
TIỂU LUẬN MÔN HỌC: THIẾT KẾ VI MẠCH VLSI
ĐỀ TÀI: THIẾT KẾ IC 74HC595
GVHD: Thầy. Phạm Văn Khoa
Sinh viên thực hiện:
Đào Duy Quân 19119123
Phạm Hải Duy 19119083
Lê Hoàng Minh Thành 19119004
Cao Đăng Khôi 19119008
Nguyễn Minh Thông 19119137
TPHCM, NGÀY 30 THÁNG 12 NĂM 2021
2. NHẬN XÉT CỦA GIÁO VIÊN
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
..........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
Điểm: ...................................
KÝ TÊN
3. MỤC LỤC
1. GIỚI THIỆU.............................................................................................1
1.1. LÍ DO CHỌN ĐỀ TÀI.......................................................................... 1
1.2. GIỚI THIỆU ĐỀ TÀI........................................................................... 1
1.3. GIỚI HẠN ĐỀ TÀI............................................................................... 1
1.4. GIỚI THIỆU THÀNH VIÊN VÀ PHÂN CÔNG CÔNG VIỆC......1
2. NỘI DUNG................................................................................................2
2.1. GIỚI THIỆU IC 74HC595................................................................ 2
2.2. CÁC CỔNG LOGIC CƠ BẢN......................................................... 4
2.2.1. INVERTER VÀ TRISTATE – INVERTER.......................4
2.2.2. NAND - 2 INPUT....................................................................6
2.3. KHỐI GHI DỊCH VÀ CHỐT...........................................................7
2.3.1. TRANSMISSION GATE.......................................................7
2.3.2. SHIFT (D-FF VỚI RESET ĐỒNG BỘ).............................. 7
2.3.3. LATCH (D-FF VỚI NGÕ RA ĐẢO)...................................9
2.4. SƠ ĐỒ NGUYÊN LÝ IC 74HC595 VÀ WAVEFORM...............10
2.4.1. 74HC595 SCHEMATIC............................................................10
2.5. TÍNH TOÁN DELAY VÀ POWER...............................................12
2.5.1. CÁC CỔNG LOGIC CƠ BẢN...........................................12
2.5.2. KHỐI GHI DỊCH VÀ CHỐT.............................................13
2.5.3. IC 75HC595...........................................................................14
2.5.4. SO SÁNH CÔNG SUẤT......................................................15
3. KẾT LUẬN..............................................................................................17
CÔNG CỤ MÔ PHỎNG - TÀI LIỆU THAM KHẢO................................... 18
4. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
1
1. GIỚI THIỆU
1.1. LÍ DO CHỌN ĐỀ TÀI
Trong thời buổi công nghiệp hóa hiện đại hóa hiện nay thì nhu cầu sử dụng các
ứng dụng kỹ thuật số và thiết kế hệ thống số là vô cùng cần thiết. Trong đó việc tạo ra
những IC số và các Vi Điều Khiển là cốt lõi của ngành Thiết Kế Vi Mạch nói riêng và
Hệ Thống Thúng nói chung. Do muốn theo đuổi tư duy thiết kế số nên nhóm chúng
em quyết định thực hiện đề tài này nhằm trau dồi kiến thức về sau.
1.2. GIỚI THIỆU ĐỀ TÀI
Đề tài nhóm chúng em xoay quanh việc khảo sát IC số 74HC595 và ứng dụng
của IC này trong các hệ thống số và điện tử.
Thiết kế IC 74HC595 với thư viện GPDK90nm và điện áp hoạt động 1.2V
1.3. GIỚI HẠN ĐỀ TÀI
Đề tài được giới hạn ở việc thiết kế IC 74HC595 ở mức độ các Transistors và từ
đó thiết kế lên các cổng logic cơ bản cấu thành con IC này
1.4. GIỚI THIỆU THÀNH VIÊN VÀ PHÂN CÔNG CÔNG VIỆC
Thành Viên Nhóm:
Họ và tên MSSV Liên lạc
Đào Duy Quân 19119123 daoduyquan1234@gmail.com
sđt: 0845940094
Lê Hoàng Minh Thành 19119004 lehoangminhthanh9a1@gmail.com
Cao Đăng Khôi 19119008 khoicaod@gmail.com
Phạm Hải Duy 19119083 phamhaiduy17042001@gmail.com
Nguyễn Minh Thông 19119137 minhthongnguyen2502@gmail.com
Phân công công việc
- Lý Thuyết: Đào Duy Quân 25%, Cao Đăng Khôi 25%, Phạm Hải Duy 25%,
Nguyễn Minh Thông 25%
- Mô phỏng: Đào Duy Quân 40%, Lê Hoàng Minh Thành, 30%, Phạm Hải Duy
20%, Nguyễn Minh Thông 10%.
5. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
2
2. NỘI DUNG
2.1. GIỚI THIỆU IC 74HC595
IC 74HC595 là IC ghi dịch 8bit kết hợp chốt dữ liệu, đầu vào nối tiếp đầu ra
song song, và đầu ra 3 trạng thái.
Đặc tính thông số kỹ thuật 74HC595:
Điện áp hoạt động: 2V đến 6V
Mức tiêu thụ điện: 80uA
Điện áp đầu ra bằng điện áp hoạt động
Ứng dụng: IC 74HC595 thường dùng trong các mạch quét led 7, led matrix …để tiết
kiệm số chân VDK tối đa (3 chân). Có thể mở rộng số chân vi điều khiển bao nhiêu
tùy thích mà không IC nào có thể làm dc bằng việc mắc nối tiếp đầu vào dữ liệu các IC
với nhau
Hình. Sơ đồ chân 74HC595 Hình. Ý nghĩa các chân
Hình. Bảng sự thật IC 74HC595
6. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
3
Cách sử dụng thanh ghi dịch 74HC595
- Nó có tám đầu ra và 3 chân đầu vào bao gồm chân dữ liệu, chân xung nhịp của
thanh ghi lưu trữ và chân xung nhịp của thanh ghi dịch. Kết nối chân 8 với đất và chân
16 với nguồn điện áp + 5V.
- Chân cho phép đầu ra (~ OE) phải được nối đất để kích hoạt các chân đầu ra
của thanh ghi dịch. Chân reset chính sẽ xóa bộ nhớ của thanh ghi dịch nếu nó được
kích với tín hiệu mức thấp. Đó là lý do tại sao nó nên được giữ ở mức cao.
- Khi có xung cạnh tích cực ở chân 11, thanh ghi dịch sẽ nhận các đầu vào ở
đường dữ liệu.
- Các đầu ra của thanh ghi lưu trữ được kết nối với các chân đầu vào của thanh
ghi lưu trữ/chốt.
- Các đầu vào này được đưa tới đầu ra chân chốt khi có xung cạnh tích cực tại
chân 12.
Bộ ghi dịch 74HC595 hoạt động như thế nào?
74HC595 có hai thanh ghi (có thể được coi là “vùng chứa bộ nhớ"), mỗi thanh
ghi chỉ có 8-bit dữ liệu. Cái đầu tiên được gọi là Thanh ghi dịch. Thanh ghi dịch nằm
sâu trong các mạch IC.
- Bất cứ khi nào đặt một xung clock cho 595, hai điều xảy ra:
Các bit trong Thanh ghi dịch di chuyển sang trái một bước. Ví dụ: Bit 7 nhận giá trị
trước đó ở bit 6, bit 6 nhận giá trị của bit 5, v.v.
- Bit 0 trong thanh ghi dịch chấp nhận giá trị hiện tại trên chân DATA. Tại cạnh
lên của xung, nếu chân dữ liệu ở mức cao, thì giá trị 1 sẽ được đẩy vào thanh ghi dịch.
Nếu không, nó là 0.
- Khi pin Latch được bật, nội dung của thanh ghi dịch được sao chép vào thanh
ghi thứ hai, được gọi là Storage / Latch Register. Mỗi bit của thanh ghi lưu trữ được
kết nối với một trong các chân đầu ra QA-QH của vi mạch, vì vậy nói chung, khi giá
trị trong thanh ghi lưu trữ thay đổi, các đầu ra cũng vậy.
7. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
4
Hình. Cách hoạt động của bộ ghi dịch
2.2. CÁC CỔNG LOGIC CƠ BẢN
2.2.1. INVERTER VÀ TRISTATE – INVERTER
- Inverter: là cổng logic có 1 ngõ vào và 1 ngõ ra. Ngõ vào và ngõ ra có mức
logic trái ngược nhau. Biểu thức logic Q = ~Q. Cấu tạo từ 1 con nmos và 1 con pmos
mắc nối tiếp, ngõ ra được mắc từ chân s của pmos và chân d của nmos.
- nmosw/l = 120/100; pmosw/l = 250/100
Hình. Ký hiệu Hình. Bảng trạng thái
Hình. Schematic Inverter
Hình. WaveForm Inverter
8. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
5
- Tristate Inverter: là mạch logic có ngõ ra có bố trí trạng thái thứ ba là trạng
thái trở kháng cao cộng với mức logic 0 và 1, nhằm có thể ngăn chặn ngõ ra này tác
động (tức là điều khiển sự truyền đưa các mức logic ra của mạch) lên đường truyền tín
hiệu. Cấu tạo từ 2 con nmos và 2 con pmos mắc nối tiếp. Khi E kích hoạt mức logic
thấp thì ngõ ra sẽ ở điều kiện trở kháng cao và E mức cao thì ngõ ra bị đảo.
- nmosw/l = 120/100; pmosw/l = 250/100
Hình. Symbol Tristate-Inverter Hình. Bảng trạng thái
Hình. Schematic Tristate-Inverter
Hình. WaveForm Tristate – Inverter
9. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
6
2.2.2. NAND - 2 INPUT
- Nand-2: là cổng logic có 2 ngõ vào và một ngõ ra, là sự kết hợp giữa cổng
AND và cổng cổng NOT. Ngõ ra của NAND-2 là đảo với ngõ ra của cổng AND.
Cổng NAND-2 được thiết kế từ hai con pmos song song nối nguồn và hai con.
- nmosw/l = 200/100; pmosw/l = 200/100
Hình. Symbol Nand-2 Hình. Bảng trạng thái
Hình. Schematic Nand – 2 Input
Hình. WaveForm Nand – 2 Input
10. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
7
2.3. KHỐI GHI DỊCH VÀ CHỐT
2.3.1. TRANSMISSION GATE
- Đây là loại cổng logic hoạt động như một công tắc đóng mở (số) để cho phép
dữ liệu (dạng số) truyền qua lại theo cả 2 chiều.
- Tín hiệu truyền có thể là tương tự hay số miễn nằm trong khoảng 0 đến Vdd.
Hình. Transmission Gate
- Khi CK = 1, NMOS và PMOS dẫn giúp cổng truyền mở cho dữ liệu truyền từ
IN đến OUT.
- Khi CK = 0, NMOS và PMOS ngắt làm cổng truyền đóng và cổng có trạng thái
tổng trở cao.
2.3.2. SHIFT (D-FF VỚI RESET ĐỒNG BỘ)
- Được cấu tạo từ các Flip-flop D.
Hình. Sơ đồ khối FF-D
- FF-D hoạt động theo cạnh xuống của CLK.
- Khi clock CK = 1, hai cổng truyền 1 và 4 mở, T1 và T2 đóng. Dữ liệu từ chân
D được truyền vào trong tầng thứ nhất của D FF nhưng không truyền tiếp đến tầng thứ
2 vì cổng 2 đóng. Giá trị trên chân Q và QB lúc này được duy trì như cũ nhờ mạch lặp
L1.
- Khi clock CK chuyển từ giá trị 1 thành giá trị 0, cổng truyền 1 và 4 đi vào trạng
thái đóng, cổng 2 và 3 đi vào trạng thái mở. Giá trị từ tầng thứ nhất của D FF được
11. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
8
truyền qua tầng thứ 2 của D FF và tác động lên chân Q và QB.
- Trong suốt quá trình CK = 0, D không ảnh hưởng đến giá trị ngõ ra của FF nữa
vì cổng 1 đóng. Giá trị ngõ ra Q và QB được duy trì bởi mạch lặp L0.
- Ngõ ra Q sẽ cập nhật giá trị mới từ ngõ vào FF-D khi tích cực xung CLK.
- Thiết kế sử dụng Reset đồng bộ: xảy ra tại cạnh tích cực của CLK khi tín hiệu
Reset tích cực mức 1.
Hình. Symbol FF-D
Hình. Bảng Sự Thật Hình. Sơ đồ khối Shift
Hình. Mô phỏng Waveform khối Shift
12. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
9
2.3.3. LATCH (D-FF VỚI NGÕ RA ĐẢO)
- Latch hoạt động cạnh của tín hiệu xung clock.
- Nguyên lý hoạt động giống với FF-D.
- Chỉ cập nhật giá trị D khi có xung tích cực cạnh xuống đặt vào chân clock.
Hình. Mạch Nguyên Lý Latch D
Hình. Symbol Latch D Hình. Bảng Sự Thật Latch D
Hình. Mô phỏng WaveForm Latch D
13. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
10
2.4. SƠ ĐỒ NGUYÊN LÝ IC 74HC595 VÀ WAVEFORM
2.4.1. 74HC595 SCHEMATIC
Hình. Sơ đồ khối 74HC595 Hình. 74HC595 Symbol
- Cấu tạo gồm: 8 khối Shift, 8 khối Latch, 8 khối Tristate.
2.4.2. 74HC595 WAVEFORM
- Tạo dữ liệu ngõ vào A 8 bit: 11001010. Dùng Vpwl. Chu kỳ 50 us.
- Xung LATCH_CLOCK, SHIFT_CLOCK, RESET dùng Vpulse:
LATCH_CLOCK: 1 us; SHIFT_CLOCK: 780 ns; RESET: 35 us.
14. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
11
Hình. Mô phỏng WaveForm 74HC595 (OE = 0V) cho phép ngõ ra.
Hình. Mô phỏng WaveForm 74HC595 (OE = 1.2V) không cho phép ngõ ra.
15. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
12
2.5. TÍNH TOÁN DELAY VÀ POWER
Lý thuyết về Delay và Power:
- Delay (Propagation Delay Time): là khoảng thời gian lớn nhất mà từ ngõ vào
(input) vượt qua 50% đến ngõ ra (output) vượt qua 50% so với điện áp mức cao.
Ta có ��� =
����+����
2
- Power: Gồm Pstatic (công suất tĩnh) + Pdynamic (công suất động)
Trong đó công suất động lớn gấp nhiều lần công suất tĩnh nên công suất của mạch
phần lớn phụ thuộc vào công suất động.
- Điều kiện mô phỏng mặc định: f = 10MHz, Vdd = 1.2V, T = 27�
C
2.5.1. CÁC CỔNG LOGIC CƠ BẢN
- Inverter
tpLH tpHL
- Tristate – Inverter
tpLH tpHL
- Nand – 2 Input
tpLH tpHL
tpLH tpHL tpd
5.55ps 5.4ps 5.48ps
tpLH tpHL tpd
17.4ps 15.4ps 16.4ps
tpLH tpHL tpd
8.6ps 8.78ps 8.69ps
16. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
13
2.5.2. KHỐI GHI DỊCH VÀ CHỐT
GHI DỊCH
SHIFT TO Q
tpLH tpHL
RESET TO Q (RESET đồng bộ -> tpHL phụ thuộc vào xung CLK)
tpHL
CHỐT
tpLH tpHL
DELAY TABLE tpLH tpHL tpd
INVERTER 5.55ps 5.4ps 5.48ps
TRISTATE INVERTER 17.4ps 15.4ps 16.4ps
2 - INPUT NAND 8.6ps 8.78ps 8.69ps
POWER TABLE PDynamic PStatic P
INVERTER 38.7nW 548.3pW 39.2483nW
TRISTATE INVERTER 58.17nW 850.7pW 59.0207nW
2 - INPUT NAND 42.05nW 910.6pW 42.9606nW
DELAY
TABLE
tpLH tpHL tpd
SHIFT TO Q 65.75ps 56.65ps 61.2ps
RESET TO Q x 56.65ps 56.65ps
DELAY
TABLE
tpLH tpHL tpd
LATCH TO Q69.76ps78.19ps73.975ps
POWER TABLE Psw
SHIFT 287nW
LATCH 328.8nW
17. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
14
2.5.3. IC 75HC595
tpLH Shift to SQH tpHL Shift to SQH RESET (sync) to SQH
tpLH LATCH to QA - QH tpHL LATCH to QA – QH
DELAY TABLE tpLH tpHL tpd
SHIFT TO SQH 149.35ps 140.43ps 144.89ps
RESET TO SQH X 139.25ps 139.25ps
LATCH TO QA - QH 154.7ps 144.48ps 149.59ps
DataSheet 74HC595 - On Semiconductor
DataSheet 74HC595 - On Semiconductor
POWER TABLE Psw
74HC595 4.889uW
18. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
15
2.5.4. SO SÁNH CÔNG SUẤT
- Mô phỏng được thực hiện ở tần số 10MHz
20. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
17
3. KẾT LUẬN
Bài thiết kế IC 74HC595 này giúp khảo sát về cách thiết kế 1 IC số từ mức độ
transistor, cổng cơ bản và mô phỏng các yếu tố ảnh hưởng đến Delay và Power của 1
IC số. Trong bài này chúng ta còn có thể so sánh được các điểm tốt hơn về công suất
tiêu thụ của công nghệ Cmos 90nm so với công nghệ sản xuất IC MC74HC595A của
On – Semiconductor từ hơn 20 năm trước.
Biết được cách sử dụng và ứng dụng IC 74HC595 kết hợp với các Vi điều
khiển để đáp ứng nhu cầu về mở rộng chân hay ghi dịch.
21. TRƯỜNG ĐẠI HỌC SPKT TPHCM GVHD: THẦY. PHẠM VĂN KHOA
18
CÔNG CỤ MÔ PHỎNG - TÀI LIỆU THAM KHẢO
[1] CADENCE_VIRTUOSO_Tutorial
[2] Digital Integrated Circuits_book
[3] CMOS_VLSI_Design
[4] MC74HC595A DataSheet – On Semiconductor
