論理回路によってどうやって足し算が実現されているかというお話。

1. 足し算をつくろう
豊田陽一 (@rs_wisteria)

2. 今日のおはなし
▰ 自力で + を実装する
▰ 論理回路
▰ 半加算器
▰ 全加算器
▰ 最適化
▰ キャリー先読み
▰ キャリー予測

3. 2進数
▰ 0 or 1で表現される数字
▰ 桁が2で進むから2進数
▰ 1000 = 8
▰ 計算機上でのプリミティブな表現
▰ 1000 + 0100 = 1100
▰ 桁上りが無ければ足し算は分かりやすい

4. 論理回路
▰ true/falseを入出力にもつ回路
▰ AND: 2つの入力がtrueの時のみtrueを出力
▰ OR: 2つの入力がfalseの時以外trueを出力
▰ XOR: 2つの入力が異なる場合trueを出力
▰ NAND: 2つの入力がtrueの時以外trueを出力
▰ NOR: 2つの入力がfalseの時のみtrueを出力
▰ NOT: 1つの入力を反転して出力

5. 論理回路による足し算の実現
▰ 2進数の各桁ごとに論理演算
▰ 0 + 0 = 0
▰ 1 + 0 = 1
▰ 0 + 1 = 1
▰ 1 + 1 = 0
▰ XOR回路によって実現可能

6. 桁上りの対応
▰ 1 + 1 = 0の場合、桁上りが発生
▰ 次の桁の計算結果に影響する
▰ 00 + 00 = 00
▰ 01 + 00 = 01
▰ 00 + 01 = 01
▰ 01 + 01 = 10
▰ 1 + 1 の次の桁に関してはXORで実現できない

7. 半加算器
▰ 入力2つ、出力2つの回路
▰ 入力: 各桁の値 （A, B）
▰ 出力: 加算の結果(S)、桁上りの有無(C)
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

8. 半加算器の実現
▰ 2つの論理回路による実現
▰ S = A XOR B
▰ C = A AND B

9. 全加算器
▰ 入力3つ、出力2つの回路
▰ 半加算器の桁上りも入力に加える(Ci)
▰ 値(S)と桁上り(Co)を出力する
A B Ci S Co
0 0 0 0 0
0 1 0 1 0
1 0 0 1 0
1 1 0 0 1
A B Ci S Co
0 0 1 1 0
0 1 1 0 1
1 0 1 0 1
1 1 1 1 1

10. 全加算器の実現
▰ 半加算器(HA)とOR回路による実現
▰ 半加算器2つを利用
▰ A, Bを受け取る半加算器HF1
▰ HF1の結果とCiを受け取る半加算器HF2
▰ HF1, HF2のいずれかで桁上りが発生して
いれば、桁上り(Co)が真になる

11. 全加算器による足し算の実現
▰ 4bit整数(Unsigned)の例 (0～15)
▰ 1つの半加算器、3つの全加算器を利用
▰ 下の桁から桁上りを次の全加算器に伝搬させ
ていく
▰ A + B = S
▰ A = { A4, A3, A2, A1 }
▰ B = { B4, B3, B2, B1 }
▰ S = { S4, S3, S2, S1 }

12. 課題
▰ ビット数が増えるに従い、論理回路の
段数が増える
▰ 2桁目の計算を行うためには1桁目の計算結果
を待つ必要があるた
▰ 各桁の計算を並列に走らせられないだろうか？

13. キャリー先読み
▰ 全ての桁の計算結果から各桁の桁上りを先読みす
る回路を作る
▰ X: 前の桁の桁上げを考慮した桁上げの有無
▰ X1 = C0 = A0 AND B0
▰ X2 = (A1 and B1) or ((A1 xor B1) and C0)
▰ = (A1 and B1) or ((A1 xor B1) and (A0 and B0))
▰ = (A1 and B1) or ((A1 and A0 and B0) or
▰ (B1 and A0 and B0))
▰ 前の回路の結果Cを使わずにXを表現できた

14. キャリー先読み (2)
▰ 前の回路の結果を待たずに桁上りの有
無を取得可能になった
▰ 桁数が増えるほど回路が増える
▰ 64bit全部先読みすると一体…

15. キャリー予測
▰ 全桁数を半分に分割
▰ 上位桁は桁上りがあるパターンと無いパターン
の両方を計算する
▰ 下位桁の結果により、上位桁の結果を選択
▰ 桁数の分割個数を増やすことで高速化

16. キャリー予測 (2)
▰ ex) 8bit整数の計算
▰ 00111001 + 01001100 (0x39 + 0x4C)
▰ 下位桁: 1001 + 1100 = 0101 + Carry
▰ 上位桁(Carryなし): 0011 + 0100 = 0111
▰ 上位桁(Carryあり): 0011 + 0100 + 0001 = 1000
▰ Carryがあるので、Carryありを選択
▰ 00111001 + 01001100 = 10000111 (0x87)

17. キャリー予測 (3)
▰ 32bit整数を際限なく分解する
▰ 32→16→8→4→2→1
▰ 5段のマルチプレクサの遅延
▰ 1.5^5倍の回路数
▰ 回路の増え方や遅延がbit長の増加に伴い、ゆ
るやかに増えていく

18. 引き算の実現
▰ 補数を利用する
▰ ex) 9の補数: 足すと9になる数
▰ 3523 - 1245を桁下がりの引き算なしで計算
▰ 3523 + 10000 - 1245 - 10000
▰ = 3523 + 1 + (9999 - 1245) - 10000
▰ = 3524 + 8754 - 10000
▰ = 12278 - 10000
▰ = 2268

19. 2進数での引き算
▰ ex) 1001 - 0110 (0x9-0x6)
▰ = 1001 + 0001 + (1111 - 0110) - 10000
▰ 太字部分は桁下がりが発生しないため、単純に
xorのみで計算可能
▰ = 1001 + 0001 + 1001 - 10000
▰ = 1010 + 1001 - 10000
▰ = 10011 - 10000
▰ = 0011 (0x3)

20. おまけ: 集合論的アプローチ
▰ 自然数の定義 (ペアノの公理)
▰ 0 = Φ = {}
▰ N: 全ての自然数
▰ successor(n): nの次の値
▰ successor(0) = {0} = 1
▰ successor(1) = successor(successor(0)) =
{ 0, {0} } = 2
▰ successor(2) = successor(successor(1)) =
{ 0, {0}, { 0, {0} } } = 3

21. ペアノの加法定理
▰ successor(a) + b = successor(a+b)
▰ ex) 1+1=2
▰ successor(0) + successor(0)
= successor(successor(0) + 0)
= successor(successor(0))
= successor(1)
= 2

22. ペアノの加法定理 (2)
▰ ex) 2+3
▰ suc(1) + suc(2)
= suc(suc(0)) + suc(suc(suc(0)))
= suc(suc(0) + suc(suc(suc(0))))
= suc(suc(suc(suc(suc(0)))))
= 5
▰ + を使わない式に変換できた

23. おわりに
▰ 足し算、結構大変
▰ bit数が増えるにつれて、回路数が増える
▰ 気軽にCPUのレジスタのbit数が増えない訳
▰ 計算量と回路数のトレードオフ