Il documento analizza il rivelatore a pixel di silicio per l'esperimento ATLAS, evidenziando le caratteristiche dei moduli e le sfide nella calibrazione e nella risoluzione spaziale. Si discute l'importanza dell'abbassamento della soglia di rilevamento per migliorare l'efficienza e la qualità della ricostruzione degli eventi, con l'obiettivo di raggiungere soglie fino a 2500 elettroni. Infine, vengono presentate metodologie di calibrazione per garantire una lettura precisa nonostante le variazioni di comportamento tra i chip.

1. Studio delle caratteristiche del rivelatore a pixel di silicio per l’esperimento ATLAS serena psoroulas 12-12-2006

2. ATLAS A THOROIDAL LHC APPARATUS LHC IN ATTIVITà A PARTIRE DALL’INVERNO 2007 BOSONE DI HIGGS FISICA DEL TOP FISICA DEL B ESTENSIONI SUPERSIMMETRICHE AL MODELLO STANDARD STUDIO DI IONI PESANTI

3. Pixel detector 1744 MODULI di 47,268 pixel 3 STRATI 1.3 m x 34.4 cm

4. Il sensore a silicio 250 μ m

5. I moduli del Pixel Detector 4 diversi tipi di pixel: Normal Long Ganged Interganged (diverse caratteristiche di rumore) 16 x 60.8 mm ^2

6. lettura del segnale time over threshold GDAC (globale) TDAC (fine) corrente di feedback sensore IF (globale) FDAC (fine) soglia capacità di iniezione impulsatore discr . Registrazione avviene a fine segnale Solo dopo latenza del trigger (120 BCO) il segnale è inviato per l'analisi o cancellato

7. obiettivi del lavoro Abbassamento della soglia ai fini della risoluzione spaziale Calibrazione in ToT che permetta l'impiego di valori medi

8. RACCOLTA DELLA CARICA ED EFFICIENZA E PROBLEMI DI EFFICIENZA A BASSA CARICA possibilità di risalire agli hit con bassa carica e recuperarli (sulla base della misura in ToT) RICOSTRUZIONE DEI CLUSTER soglie basse trascurano gli hit a bassa carica: errore sulla determinazione del punto

9. RISOLUZIONE SPAZIALE Risoluzione lungo y: dimensioni pixel Risoluzione lungo x: punto medio del cluster (ALGORITMO DIGITALE) 8 - 10 μm calcolo del punto sulla base della condivisione di carica tra i pixel: η = Q / (Q + q) (ALGORITMO ANALOGICO) 6 - 8 μm p/√12 = 60 - 100 μm

10. STUDIO DELLA SOGLIA regolazione soglia: GDAC TDAC ALTO RAPPORTO SOGLIA/RUMORE: SOGLIA 4000 ELETTRONI RUMORE 200 ELETTRONI (pixel normal)

11. CARATTERIZZAZIONE DEL MODULO Misura di soglia e rumore (anche in presenza di regolatori) Stabilità del sistema rispetto all’alimentazione Tuning di soglia (regolazione GDAC e TDAC) Misura della soglia in-time Ricerca della soglia minima

12. TUNING GDAC/TDAC a bassi valori Osservazione di un comportamento stabile anche a bassi valori Studio della regione di transizione Ricerca di un comportamento stabile che permetta l’abbassamento della soglia mantenendo buona efficienza e basso rumore

13. ABBASSAMENTO DELLA SOGLIA Abbassamento della soglia a 3000 elettroni Possibilità di abbassare la soglia fino a 2500 elettroni

14. Time over threshold

15. DETERMINAZIONE RISPOSTA IN TOT Effetto dei DAC sulla corrente di feedback: misura della soglia misura delle distribuzioni di ToT Determinazione risposta in ToT (calibrazione del sistema)

16. Calibrazione in ToT (ModuleAnalysis) funzione di calibrazione in ToT (empirica) ToT (BCO)= A + B/(C+Q) saturazione per alte cariche ToT = 0 per Q ≤ soglia

17. problemi calibrazione usuale distribuzione asimmetrica alta correlazione i valori medi potrebbero non avere senso fisico!!

18. NUOVA CALIBRAZIONE: ToT = A((Q + E)/(Q + C)) possibilità di effettuare una calibrazione corretta solo a livello di chip ridotta correlazione dei parametri sui chip ma diverso comportamento dei chip

19. Nuova calibrazione: Calibrazione media: chip per chip valor medio del ToT (solo se RMS non molto alta) lo stesso metodo può essere utilizzato per calcolare la dispersione del ToT (non ancora verificata)

20. Conclusioni Abbassamento della soglia ai fini della risoluzione spaziale abbassamento soglia fino a 3000 elettroni possibilità raggiungere 2500 elettroni Calibrazione in ToT che permetta l'impiego di valori medi cambio di variabili che permette riduzione della correlazione dei parametri e studio del comportamento medio con la granularità del chip