vrste računarskih memorija

1. 1
Čas 4
MEMORIJE (1.deo)

2. 2

3. 3
1.Osnovnepodele
memorija

4. 4
• Za razvoj računara, neophodan je bio razvoj memorijskih
elemenata
• Memorija, preciznije sistemska memorija je mesto na kom
se nalaze programi koji se izvršavaju i podaci koji se
obrađuju
• Postoji više vrsta memorija koje koristi računarski sistem ali
se pod pojmom „memorija" najčešće podrazumeva
sistemska, glavna ili operativna memorija
• Podela memorijskih elemenata:
- Mehaničke
- Prenosive
- Memorijske medijume u čvrstom stanju

5. 5

6. 6
• Računarske tehnike neprestano napreduju u skladu sa sve
većim zahtevima performansi, pri čemu ni napredak
sistemske memorije ne zaostaje
• Sistemska memorija je lagano napredovala u kapacitetu i
performansima, i to kako bi ispunila sve više rastuće
potrebe drugih hardverskih podsistema i softvera
• Parametri memorije koji utiču na rad sistema su:
o kapacitet
o propusnost (bandwidth)
o kašnjenje (latency), latencije

7. 7
• Hronološki razvoj procesora i memorija

8. 8
• Osnovna podela:
a) Privremena, nepostojana (volatile) - čuva informacije samo
dok ima napajanja (RAM memorije)
b) Stalna, postojana (non-volatile) - podaci ostaju u memoriji i
po isključivanju računara (hard-diskovi, optički diskovi, fleš-
memorije...)
• Definisanje lokacije na memorijskom medijumu može se
ostvatiti na osnovu:
a) adrese pridružene lokacije (adresni pristup)
b) na osnovu sadržaja lokacije (asocijativni pristup)
• Adresni pristup može biti direktan, poludirektan i
sekvencijalan

9. 9
• Direktan pristup podrazumeva da se svakoj adresibilnoj jedinici
pristupa za isto vreme nezavisno od njenog mesta u memoriji.
Ova metoda pristupa naziva se slučajni (random) pristup
• Poludirektan pristup podrzumeva da grupe podataka imaju
jedinstvenu adresu zasnovanu na fizičkoj lokaciji (npr. sektor na
disku). Vreme pristupa zavisi gde se prethodno nalazio
mehanizam za čitanje/upis
• Sekvencijalni pristup se koristi kod memorija u kojima su grupe
podataka organizovane u zapise koji slede jedan za drugim
(mehanizam za čitanje/upis se premešta preko svih zapisa koji
prethode traženom, npr. kod magnetnih traka)
• Asocijativni pristup koristi poređenje željene lokacije bitova
unutar memorijske reči sa određenim uzorkom (koristi se sadržaj
memorijske reči a ne njena lokacija)

10. 10

11. 11
• Osim vrste pristupa i brzine, među osnovne karakteristike
memorija ubrajamo njihov kapacitet i cenu
• Radi što efikasnije obrade podataka računaski sistem treba da
ima memoriju sa što je moguće većim kapacitetom, što većom
brzinom i što nižom cenom, ali je to teško postići
• Kako su ovi zahtevi oprečni, savremeni računarski sistemi koriste
hijerarhijski sistem memorija koji čine:
o procesorski registri
o ultrabrza keš memorija (cache)
o glavna operativna memorija
o hard diskovi
o spoljašnje memorije sa izmenjivim medijumima

12. 12

14. 14
• Vreme pristupa (access time) je vremenski interval koji
protekne od dovođenja signala za definisanje pristupa do
završetka upisa podatka ako se radi o operaciji upisa,
odnosno dobijanja podataka na magistrali podataka, ako se
radi o operaciji čitanja
• Memorijski ciklus se definiše kao najkraće vreme između
dva uzastopna pristupa memoriji
• Vreme prenosa je brzina kojom se podaci prenose u
memorijsku jedinicu ili iz nje
• Za memoriju sa direktnim pristupom brzina prenosa je
1/(vreme ciklusa)

15. 15
• Memorijski ciklus (Cycle Time) se izražava u
nanosekundama (ns), i kod memorija se kreće u opsegu od
210ns za i4004 pa do 0,25ns za CPU na 4GHz
• Takt-signal memorije se izražava u MHz (starije RAM) ili u
GHz (novije RAM)
• Kapacitet prenosa (bandwidth) memorija se izražava u MB/s
• Ove dve veličine su obrnuto proporciionalne, veći takt signal
daje manji memorijski ciklus i obrnuto
• JEDEC (Joint Electron Device Engineering Council) je
međunarodno telo za standardizaciju memorija, donosi
regulative vezane za sve segmente računarskih memorija
(www.jedec.org)

16. 16
• Tokom godina, takt-signal memorija se povećavao a
memorijski ciklus se smanjivao (Pentium koristio 60ns DRAM
koja je radila na 16,7MHz)
• Memorije su pratile povećanje sistemskog takta i takta CPU pa
su se pojavile memorije koje su radile na 100, 133, 266MHz
(oznake modula PC100, PC133, PC266)
• Savremene memorije rade na mnogo većim taktovima kao npr.
1866 ili 2000MHz (DDR3-1866, DDR3-2000)

17. 17
MTps-miliona transfera u sekundi

18. 18
2.RAM
memorije

19. 19
• Tokom vremena, PC sistemska memorija se razvijala tako
da poveća kapacitet i širinu propusnog opsega, ali i da
smanji kašnjenje pristupa podacima (latencija)
• Trenutni razvoj poluprovodničkih memorija fokusira se na
povećanje njihovog propusnog opsega, smanjenje
kašnjenja, potrošnje energije, manje zagrevanje i
jednostavniju i jeftiniju izradu
• Povećanje prenosa internet multimedijalnih sadržaja dovodi
do potrebe za računarima velikih memorijskih kapaciteta
• Danas se koriste tri glavna memorijska interfejsa:
o Sinhroni DRAM
o DDR SDRAM
o Rambus

20. • Osnovni element poluprovodničke memorije je memorijska
ćelija. Memorijske ćelije imaju sledeće osobine:
o mogu da se nađu u dva stabilna stanja
o omogućavaju da se u njih upisuje (barem jednom)
o omogućavaju da se iz njih čita
o upravljački terminal određuje izbor za upis/čitanje, dok izbor-
terminal vrši adresiranje ćelije

21. 21
• Osnovna podela poluprovodničkih memorija je:
o RAM (Random Access Memory), memorije sa slučajnim
pristupom (upis/čitanje)
o ROM (Read Only Memory), memorije samo za čitanje
• Memorijske ćelije se prave od bipolarnih i MOS tranzistora
• Memorije bipolarnog tipa imaju kraće vreme pristupa od
memorija MOS tipa, ali su MOS memorije znatno manjih
dimenzija i jeftinije, pa imaju veću primenu. U oba slučaja gubi
se sadržaj pri isključivanju napajanja računara
• Prema načinju čuvanja podataka u ćelijama, memorije se dele
na:
a) Statičke poluprovodničke memorije (SRAM)
b) Dinamičke poluprovodničke memorije (DRAM)

22. 22
2.1StatičkeRAM
memorije

23. 23
• Memorijsku ćeliju čini 6 tranzistora koji su organizovani u
bistabilne prekidačke elemente (flip-flopove)
• SRAM ćelija ima 3 različita stanja:
- Standby (kolo je u stanju mirovanja)
- Reading (čitanje podataka iz ćelije)
- Writing (upis podataka u ćeliju)
- Posoje izvedbe i sa manje
tranzistora, ali to je onda više
DRAM nego SRAM memorija
- Tranzistori M1–M4 čuvaju
stanje, a M5 i M6 kontrolišu
čitanje/upis
Brzi SRAM čipovi u ECL ili
BiCmos tehnologiji imaju vreme
pristupa manje od 10ns, dok
CMOS čipovi imaju vreme
pristupa između 12 i 150ns

24. 24
• Nakon upisa, vrednost na izlazu flip-flopa ostaje
nepromenjena sve do promene na ulazu (otuda naziv
statička)
• SRAM može da se realizuje kao sinhrona ili asinhrona
memorija
• Mala potrošnja, velika brzina, visoka cena
• Koristi se tamo gde brzina nema alternativu - keš memorija
L1, L2 ili L3 nivoa
• Postoji podela po načinu izvedbe i načinu sinhronizacije
• Zbog složene unutrašnje strukture imaju malu gustinu
pakovanja (veće dimenzije) po jedinici memorije u odnosu
na ostale tipove RAM memorija, skupe su za proizvodnju

25. 25
L1 keš se realizuje kao keš za podatke (L1-D) i keš za
instrukcije (L1-I); L3 keš se realizuje kao zajednička keš
memorija koju dele sva jezgra CPU čipa

26. 26
2.2DinamičkeRAM
memorije

27. 27
• DRAM memorijsku ćeliju čini kombinacija jednog
tranzistora i jednog kondenzatora
• Kondenzator ima malu
kapacitivnost i vrlo brzo gubi
naelektrisanje
• Potrebno je periodično
obnavljanje upisanih
podataka (osvežavanje ili
refreshning ~ms), zato naziv
„dinamičke“
• Osvežavanje usporava
pristup DRAM ćelijama
• Posebna elektronika za
osvežavanje – složeniji čipovi
• Mali broj tranzistora u ćeliji
čini je jeftinom za izradu

28. 28
• Memorijske ćelije DRAM organizovane u dvodimenzio-
nalne nizove redova i kolona
• Primena osvežavanja DRAM korišćenjem distribuisanog i
sekvencijalnog osvežavanja

29. 29
• DRAM je obično kreirana
u obliku kavdratne matrice
(na slici je prikazan
pojednostavlјeni primer
4x4 ćelije)
• Savremeni DRAM ima
mnogo veće dimenzije
matrice
• Za čitanje/upis potrebno je
u dva koraka definisati
vrstu i kolonu u kojoj se
nalazi želјena ćelija
• Neophodna interna ili
eksterna logika koja prati
vreme osvežavanja ćelija

30. 30
• DRAM poseduju matricu memorijskih ćelija, koja čini jezgro
svakog memorijskog čipa, dekodere reda i kolone, bafere
adrese i ulazno-izlazne bafere,Predstavlјa interfejs između
memorije i glavnih delova računarskog sistema
• MK je deo CPU čipa a nekada je bio u okviru severnog mosta
(northbridge)
• MK generiše odgovarajuće signale da bi definisao lokaciju u
memoriji (adresu mem. ćelije) i
o postavlјa podatke na data bus (čitanje)
o prihvata podatke sa data bus (upis)
• Razmena podataka može biti sa CPU čipom ili sa periferijom

31. 31
• Memorijski kontroler (MK) je deo sistema koji kontroliše
memoriju; Generiše signale neophodne za za čitanje i upis u
memoriju
• Predstavlјa interfejs između memorije i glavnih delova
računarskog sistema
• MK je deo CPU čipa a nekada je bio u okviru severnog mosta
(northbridge)
• MK generiše odgovarajuće signale da bi definisao lokaciju u
memoriji (adresu mem. ćelije) i
o postavlјa podatke na data bus (čitanje)
o prihvata podatke sa data bus (upis)
• Razmena podataka može biti sa CPU čipom ili sa periferijom

32. 32
Primer: 16MB čip (4M x 4bita) ili (4 x 1024 x 1024 adresa sa po 4 bita)
222 adresa ⇒ 22 bita za adrsiranje
22 adresne linija za jednoznačno adresiranje
koristi se upola manje adresnih linija (11), u prvom koraku se smatraju
adresom reda, a u narednom adresom kolone

33. 33
• Posledica je sporiji pristup memoriji nego da se odjednom adresira
lokacija; Razlog je cena (smanjenje broja pinova na DRAM čipu i
smanjenje broja bafera i drugih kola)
• DRAM ima više memorijskih čipova koji se grupišu u module i
memorijske banke; MK upravlјa njihovom selekcijom
• Algoritam čitanja iz DRAM-a (pojednostavljeno):
1) na address bus se postavlјa adresa sa koje se čita podatak
2) MK dekodira adresu i određuje iz kog čipa se podatak čita
3) postavlјa se adresa reda
4) nakon "dovolјno" vremena MK signalizira da je adresa reda validna
5) MK postavlјa adresu kolone
6) nakon "dovolјno" vremena MK signalizira da je adresa kolone validna
7) na izlazne pinove memorije (data) se postavlјa traženi podatak

34. 34
2.3SinhroneDRAM
memorije

35. 35
• SDRAM (1996 g.) je dizajniran da sinhronizuje DRAM
operacije sa ostatkom računarskog sistema i radi prema
sistemskom takt-signalu (System Bus Clock)
• Brzina takta interfejsa je počela od 66 MHz, nastavila do
100 MHz, a završila sa frekvencijama sistemskog takta od
233MHz ili 266MHz (ne po JEDEC-u)
• Procesor ili neki drugi glavni uređaj (master) magistrale
izdaje instrukcije i adrese koje prihvata SDRAM memorija i
odgovara posle postavljenog broja ciklusa takt-signala
• Komponenta poluprovodnika sistemske memorije može da
pruži 4, 8 ili 16 bita za svaki prenos

36. 36
• SDRAM tajming za burst režim rada je bio 5-1-1-1, što znači
da je za jedno čitanje sa memorijske lokacije bilo potrebno 8
takt-signala (5+1+1+1)
• SDRAM su imale CL=2 ili CL=3
• CL ili CAS (Column Address Strobe) je latencija (kašnjenje) ili
vreme koje protekne od izdavanja naredbe MK za pristup mem.
lokaciji pa do trenutka dobijanja podatka iz RAM-a
• Manje CS znači i manje kašnjenje memorije

37. 37
SDRAM moduli rade na 3,3V
SDRAM moduli su 168-pinski

38. 38
U slučaju SDRAM čipova,
svaki U/I bafer je u stanju
da na magistralu podataka
isporuči 1 bit podatka.
Na magistralu se postavlja
bit (samo uzlaznom ivicom
takta) u toku jednog ciklusa
takt-signala.

39. 39
• Asinhrona DRAM (Asynchronous DRAM) je korišćena kod
starijih računarski sistema
• Memorija nije sinhronizovana sa sistemskim takt-signalom
• Uglavnom je bila predviđena za rad sa sporijom sistemskom
magistralom (do 66MHz)
• Asinhroni DRAM je poznat po svojim brojnim detaljnim
zahtevima za tajming

40. 40
2.4 DDR
memorije

41. 41
• DDR SDRAM (Double Data Rate SDRAM) predstavlja
SDRAM sa dvostrukom brzinom prenosa podataka
• Uvedena 2002 g. kao unapređenje tadašnjih SDRAM
• Dvostruko veće performanse postižu se prenosom podataka
2 puta u jednom ciklusu: jednom na prednjoj (rastućoj) ivici,
a drugi put na zadnjoj (opadajućoj) ivici takt signala

42. 42
• Obični DRAM moduli obavlјaju jednu a DDR po dve
operacije tokom jednog takt-signala
 Koriste i uzlaznu i silaznu ivicu takta
 Dvostruka brzina se korsiti samo za podatke (ne i za adresne
i kontrolne signale)
 Teorijski moguć duplo brži rad
• DDR memorije su regulisane JEDEC standardom, mada
postoje proizvođači koji nude mamorijske module koji rade
na takt-signalima većim od standardnih (overclock)

43. 43
• Funkcionalno, DDR i memorije jednostruke brzine (SDR-
single data rate) su vrlo slične
• DDR SDRAM sadrži unutrašnje puteve za podatke koji su
duplo širi od eksternih magistrala podataka
• Razlika u širini dozvoljava većem delu unutrašnje logike
da radi na nižim SDR frekvencijama dok daje željenu
eksternu propusnost sa polovinom pinova, potrebnim sa
običnim SDRAM-om
• DDR SDRAM karakterišu stroge specifikacije tajminga
zbog svojih operacija velikih brzina
• Za pouzdan rad, mora da se izvrši pažljivo planiranje MK-
a i dizajna štampane ploče da bi se osiguralo da se
podaci hvataju i u vremenu malom čak do 1.5ns

44. 44
matematika!!!
• PRIMER :
Clock Speed x Bytes x 2 = Transfer Rate (MB/s)
100MHz x 8 x 2 = 1600MB/s
• DDR koristi 64-bitnu data-bus (64b=8B)
• Koristi se oznaka MTps (MegaTransfers per second) jer se
data-busom prenosi 8B/transferu
• Oznaka modula je jednaka brzini prenosa (Transfer Rate)
PC1600=1600MB/s

45. 45
U slučaju DDR1 čipova, svaki U/I
bafer je u stanju da na magistralu
podataka isporuči 2 bita podataka,
duplo više od SDRAM memorije.
U registre izlaznih bafera smeštaju
se 2 bita po ciklusu i povećava se
ukupna propusna moć RAM-a.
Baferi te iste podatke moraju da
postave na magistralu podataka i
to uz pomoć jedne te iste output
linije.
Multipleksiranjem se u prvom
trenutku na magistralu postavlja
prvi bit (uzlaznom ivicom takta),
dok se u drugom postavlja drugi
bit (silazna ivica takta).
Pošto se magistralu postavljaju
dva bita u jednom ciklusu, ovaj
protokol je i nazvan DDR ili
Double Data Rate

46. 46
DDR moduli rade na 2,5V
DDR moduli su 184-pinski

47. 47
JEDEC standard
Non-JEDEC standard

48. 48
• DDR2 SDRAM ima nekoliko unapređenja u odnosu na
DDR SDRAM
• Taktne brzine DDR2 SDRAM su veće, pa se stoga
povećavaju i brzine podataka u memoriji
• Sa povećanjem taktnih brzina, sve je važniji dizajn i kvalitet
(layout) prenosnih linija i njihovih krajeva
• Još jedna prednost manjih radnih napona je smanjenje
razlike u naponima logičkih nivoa
• Njihovim korišćenjem se smanjuje šum, preslušavanje,
dinamička potrošnja snage i EMI (elektromagnetna
interferenicija), dok se povećava margina šuma
• Omogućava veću stabilnost signala

49. 49
• Nova osobina koja je uvedena u DDR2 SDRAM je dodatno
kašnjenje, koje omogućava fleksibilnost memorijskom
kontroleru prilikom slanja komandi čitanja i upisivanja
odmah nakon komande aktiviranja
• DDR2 SDRAM poboljšava propusni opseg za module od
1GB i 2GB korišćenjem osam grupa (tehnika preplitanja
operacija nad različitim memorijskim grupama)
• DDR2 SDRAM troši ~30% manje energije jer radi na 1.8V,
(DDR SDRAM na 2.5V); ovaj napon se dobija posebnim
naponskim regulatorima na matičnoj ploči
• Koristi se DIMM podnožje sa 240 pinova i jednim zarezom
(nisu kompatibilne sa DDR memorijama)!!!!
• Memorijski čipovi se pakuju u skuplja FBGA IC čipove

50. 50
U slučaju DDR2 čipova, svaki
U/I bafer je u stanju da na
magistralu podataka isporuči 4
bita podataka, duplo više od
DDR1 memorije
U registre izlaznih bafera
smeštaju se četiri (umesto dva)
bita po ciklusu i povećava se
ukupna propusna moć RAM-a
„Trik“ je u povećanju frekvencije
izlaznih bafera (kod modula
deklarisanih za brzine od 533
MHz, jezgro radi i dalje na
133MHz, ali U/I baferi rade na
duplo većoj frekvenciji od 266
MHz, što stvara 4 puta veći
protok podataka u odnosu na
„obične“ 133MHz SDR čipove

51. 51
JEDEC standard
Non-JEDEC standard

52. 52
DDR2 moduli rade na 1,8V
DDR2 moduli su 240-pinski

53. 53

54. 54
• DDR3 SDRAM se po razvoju performansi nalazi nakon
DDR2 SDRAM-a
• Koriste magistralu podataka na 4 puta većoj brzini
• DDR3 SDRAM podržava narednu generaciju većih brzina
podataka i većih brzina takt-signala
• DDR3 SDRAM memorije rade na 1.5V
• ~30% manja potrošnja u odnosu na DDR2 module
• Koriste 240-pinske DIMM module kao i DDR2 ali sa
zarezom koji je pomeren pa nisu kompatibilne sa DDR2
memorijskim modulima

55. 55
U slučaju DDR3 čipova, svaki
U/I bafer je u stanju da na
magistralu podataka isporuči 8
bita podataka, duplo više od
DDR2 memorije
U registre izlaznih bafera
smešta se osam (umesto četiri)
bita po ciklusu i povećava se
ukupna propusna moć RAM-a
„Trik“ je u povećanju frekvencije
izlaznih bafera (PC2-6400 ili
DDR2-800 modul čije jezgro
radi na 400MHz, ima propusni
opseg od 12800MB/s dok PC3-
6400 ili DDR3-800 čije jezgro
takođe radi na 400MHz ima
propusni opseg 19200MB/s

56. 56
DDR3 moduli rade na 1,5V
DDR3 moduli su 240-pinski

57. 57

58. 58
JEDEC standard
Non-JEDEC standard

59. 59

60. 60
• DDR4 SDRAM je evolucija DDR3 standarda i najnovija
generacija memorijskih modula po JEDEC-u
• Trenutno su namenjene za X99 čipset i Intel Haswell-E seriju
procesora
• DDR4 SDRAM omogućava velike brzine prenosa podataka pri
manjem radnom naponu i manjoj potrošnji modula
• DDR4 memorije rade na 1.2V pa je za ~40% manja potrošnja
u odnosu na DDR3 module i energetski su najefikasnija klasa
memorija
• Koriste 284-pinske DIMM module koji ni po dimenzijama a ni
po načinu signalizacije ne odgovaraju DDR2/DDR3 modulima;
potpuna fizička i električna nekompatibilnost memorisjskih
socket-a sa prethodnim generacijama

61. 61
• DDR4 memorije koriste POD (Pseudo Open Drain)
interfejs koji se koristi kod memorija grafičkih karti visokih
performansi
• Koriste se viši radni taktovi i nekoliko unapređenja da bi
se postigli veći propusni opsezi sa manjom potrošnjom
• Tehnika DBI (Data-Bus Inversion) smanjuje broj upisa
tako što se vrši inverzija podataka u slučaju da većina
bitova u bajtu predstavlja nule; ušteda se dobija kroz
činjenicu da samo „0" tj. "low" vrednost troši energiju
• Implementirani su algoritmi za redukciju potrošnje, a
najveći broj inovacija se tiče funckija RAM memorije
tokom mirovanja

62. 62
• Način da se postignu veći taktovi DDR4 memorija je izvršen
kroz povećanje latencija i to u velikoj meri
• Prosečan DDR3 od 1600 MHz najverovatnije ima CL9, dok će
prosečan DDR4 od 2600 ili 2800 MHz imati CL15 ili više
• Više frekvencije DDR4 daju bolje rezultate kada se meri protok
podataka, ali veliki odziv DDR4 utiče na slabije performanse
kada sistem često pristupa RAM-u (malo dobijamo, a malo i
gubimo)
• Najbolje performanse će imati DDR4 moduli na 2666 i
3200MHz (kada se pojave)
• DDR4 koriste point-to-point komunikaciju umesto sabirnice
koja se koristila u prethodnim generacijama DDR (svaki kanal
memorijskog kontrolera povezan je sa po jednim DDR
modulom)

63. 63
DDR4 JEDEC standard

64. 64
DDR4 moduli rade na 1,2V
DDR4 moduli su 284-pinski

65. 65
• DIP - (Dual Inline Package), uglavnom se koristi kod ROM memorija

66. 66
• SIMM (Single Inline Memory Module)
• ako su DRAM čipovi montirani samo na jednoj strani memorijskog modula, onda se
kaže da je memorija pakovana u modul sa jednim redom kontakata ili SIMM modul
• prvobitni način pakovanja memorijskih čipova
• postojale su varijante sa 30 i 72 pina
• ranije verzije SIMM modula morale su se instalirati u paru da bi radile

67. 67
• DIMM (Dual Inline Memory Module)
• ako su DRAM čipovi montirani sa obe stranememorijskog modula, radna memorija je
pakovana u memorijske module sa dva reda kontakata ili DIMM
• najčešće u primeni danas
• 168, 184 ili 240 izvoda (pinova) kod novijih modula
• ne moraju se instalirati u paru da bi radili

68. 68
• RIMM (Rambus Inline Memory Module)

70. 70
• DDR arhitektura savremenih memorija ima i svoje negativne strane, a
najbitnije su latencije (kašnjenja), koje su, u odnosu na DDR-I čipove
izuzetno visoke
• Ukupnu propusnu moć ne čini samo bandwith , već i latencije; neke
aplikacije veoma dobro znaju da iskoriste veliki bandwith, dok će
aplikacije sa više slučajnih pristupa profitirati od nižih latencija
(igrice!!!!)
• Latencije se označavaju u broju memorijskih takt-signala (ciklusa)
DDR3 i DDR4 moduli imaju
visoke vrednosti latencija ali
se ta velika kašnjenja
kompenzuju njihovim velikim
brzinama i propusnim
opsezima !!!!

71. 71
• RAS (Row Address Strobe) – vreme za koje se aktivira red
• CAS (Column Address Strobe) – vreme za koje se aktivira
kolona
• RAS to CAS – vreme između prethodna dva signala
• Karakteristična vremena koja se daju za memorijske module
su
tCL– tRCD– tRP– tRAS
CL – vreme od početka CAS do podataka
RCD – vreme od početka RAS do početka CAS
RP – vreme za punjenje RAS
RAS – dužina uključenosti reda
• Na memorijskim čipovima se obično navodi samo CL latencija !!!

72. 72
SDRAM access timing
Row access Column accesses Precharge
tRCD
tCAS (R)
tRP
tWR (Write)
tCAS (R)
tCAS (R)
tRAS

73. 73
DDR 266MHz
(ili DDR2100)
koja radi na
2.5V, modul
od 256MB
DDR3 PC3-12800 CL8 modul, 8-8-8-21 na 1,6-1,65V
70ns
memorijski čip

74. 74
• Memorije su podložne greškama prilikom upisa/čitanja, koje mogu
nastati zbog različitih uzroka - neispravno napajanje, šumovi, RF
smetnje, elektrostatička pražnjenja, neusklađeni tajminzi...
• Najznačajnija rešenja otpornosti na greške kod današnjih
memorijskih modula su:
o Parnost (parity) memorije
o ECC (Error Correcting Code) ili kod za proveru grešaka
• Memorijski moduli bez provere parnosti nemaju nikakvu otpornost na
greške, ali su cenovno povoljnije jer su jednostavnije strukture
• Učestanost pojavljivanja grešaka prihvatljiva je kod jednostavnijih
sistema koji se ne koriste za odgovorne zadatke
• Greške u radu memorije mogu izazvati ozbiljne probleme (pogrešan
rad sa bankovnim računima, problemi u radu servera, problemi u
radu sa mrežnim klijentskim računarima....)

75. 75
• Princip parnosti: Bit parnosti omogućava upravljačkim kolima
memorije da vode strogu proveru ispravnosti svakog bajta;
prebrojava se koliko u bajtu podataka ima logičkih "1"
• U dodatni bit parnosti upisuje se vrednost 1 ako je prebrojan paran
broj logičkih "1" a vrednost 0 ako je prebrojan neparan broj logičkih
"1"
• Ako čip parnosti otkrije grešku, računar se zaustavlja i prikazuje
poruku koja obaveštava o neispravnosti
• Provera parnosti štiti od posledica pogrešnih izračunavanja
zasnovanih na netačnim podacima i ukazuje na izvor greške; provera
parnosti ne može da otkloni uzrok grešaka već samo da ih detektuje

76. 76
• ECC (kôd za ispravljanje grešaka) ide korak dalje od prostog
otkrivanja greške parnosti i umesto da samo otkriva greške
omogućava da se ispravi greška u jednom bitu, tako da sistem može
da nastavi sa radom bez prekidanja i bez pogrešnih podataka
• najčešće se koristi vrsta ECC-a kod koje odgovarajući MK otkriva i
ispravlja greške u jednom bitu određene reči (SEC-DED memorije)
• ECC moduli zahtevaju 7 dodatnih bitova za proveru (kod x86
sistema), odnosno 8 bitova za proveru (kod x64 sistema), kao i
dodatna logička kola za ECC kontrolu u okviru MK
• Zbog svega prethodnog ove memorije su skuplje od non-ECC
• Sistem sa ECC-om predstavlja dobar izbor za servere, radne stanice
ili izuzetno značajne aplikacije, kod kojih šteta od mogućih grešaka u
memoriji ima bitan uticaj na pouzdanost Sistema
• Za ove memorije koriste se oznake kao npr. PC3-10600E

77. 77
DDR3-1066 Unbuffered/ECC DIMM, 2GB

78. 78
• Registrovana ili baferovana memorija (buffered) poboljšava integritet
signala između DDR modula i memorijskog kontrolera tako što vrši
baferovanje signala uz pomoć dodatnog registra; uvodi se poseban
takt kašnjenja
• Na taj način se poboljšava stabilnost u radu memorije, posebno u
slučaju korišćenja većeg broja memorijskih modula
• Registrovana DDR se koristi uglavnom kod serverskih sistema i
radnih stanica, gde postoji veliki broj memorijskih modula
• Registrovani memorijski modul uključuje registar takta koji razdvaja
signale
• Oznaka DDR3 memorijskog modula je npr. PC3-10600R
• Potpuno baferovana (fully-buffered) memorija koristi napredni
memorijski bafer između MK i DDR modula; koriste se posebni FB-
DIMM moduli oznaka npr. PC3-10600F ili PC3-10600FB

79. 79
Obratit pažnju na to da su registrovani DIMM memorijski moduli viših profila
od standardnih, pa su mogući problemi pri instalaciji u slim-kućišta
Bafer-čipovi

80. 80
DDR3 1,333MHz 4GB Kingston ValueRAM Server
Memory Reg/ECC

81. 81
• Originalna RAM arhitektura je jednokanalna (single-channel) i
današnji računari koriste 64-bitnu magistralu podatka između MK i
RAM modula; Ako postoji više memorijskih modula oni dele isti kanal
(data bus) za prenos podataka
• Dvokanalna RAM (dual-channel) koristi 2 zasebna 64-bitna kanala
koji se udružuju i formiraju 128-bitni data-bus
• Trokanalna RAM (triple-channel) koristi 192-bitni data-bus
• Četvorokanalne memorije (quad-channel) koriste 256-bitni data-bus,
ali postoje samo kod novijih CPU (LGA2011 i AMD G34)
• Da bi se koristila višekanalna RAM potrebno je da je podržava MK,
procesor i matična ploča
• Na matičnim pločama memorijski kanali se obeležavaju različitim
bojama DIMM slotova (RAM moduli treba da budu u slotovima iste
boje da bi bili u istom memorijskom kanalu)

82. 82
* O konfiguraciji višekanalne DDR memorije pogledati uputstvo
matične ploče

83. 83
• Na slici je dvokanalna memorija sa 2 kanala (Kanal A čine DIMM1 i
DIMM3, Kanal B čine DIMM2 i DIMM4)
• Preporuka je koristiti memorijske module istog tipa i proizvođača
• Pažnja! Korišćenjem dual-channel sistema ne postiže se duplo veći
propusni opseg data-bus sabirnice, poboljšanje je 30-40%

84. 84
• Sa prelaskom na novo jezgro Coppermine (Camino) Intel je
pokušao da uvede novi tip DRAM memorije (1999g.), pod
nazivom Rambus (RDRAM)
• RDRAM se pakuju u karakteristične RIMM (Rambus Inline
Memory Module) module, što znači da se ne mogu koristiti na
pločama koje nemaju Rambus memorijske slotove
• RDRAM karakterišu široke interne magistrale koje povezuju
čipove na memorijskom modulu i mala širina magistrala koje
povezuju memorijski kontroler (MK) na ploči sa RIMM
modulima
• Rambus je zanimljivo rešenje za pojedine specifične uređaje
(Sony Play Station 3 koristi XDR DRAM od 256MB sa
propusnošću od 25,6GB/s); danas se koriste RDRAM Mobile
XDR moduli sa propusnošću od17GB/s
• Rambus nije našla značajniju primenu u računarskoj industriji

85. 85
• Postoje tri verzije: PC600, PC700 i PC800 koje rade na: 300, 356
i 400MHz
• RDRAM je uskokanalni uređaj koji prenosi podatke samo po 16
bitova (2B) odjednom (plus dva dodatna bita za parnost), ali
mnogo većim brzinama
• Obično radi na 800MHz, što znači da je ukupna propusna moć
800 × 2 = 1,6GB/s, što je dva puta više od SDRAM memorije
• Mnogo je manje vreme kašnjenja između prenosa zato što se svi
izvršavaju sinhronizovano u sistemu petlje i samo u jednom
smeru; Stvarna ukupna propusna moć RDRAM sabirnice je skoro
tri puta veća nego kod standardnog SDRAM-a od 100MHz
• Za dodatno povećanje brzine mogu se istovremeno upotrebiti
dvaili četiri RDRAM kanala, čime se propusna moć memorije
povećava na 3,2GB/s ili 6,4GB/s

86. 86
• Svaki RDRAM čip u sebi sadrži glavnu memoriju koja radi sa
128-bitnom sabirnicom, podeljenom na osam banaka širokih
po 16 bitova koje rade na 100MHz
• Tipovi RDRAM modula:
o PC800 (single-channel, 16-bitna, 1,6GB/s)
o RIMM 3200 (dual-channel, 32-bitna, 3,2GB/s)
o RIMM 6400 (dual-channel, 32-bitna, 6,4GB/s)
• RDRAM je memorija sa niskom potrošnjom; RIMM moduli rade
na 2,5V i koriste prome naponskog signala od 1-1,8V
• RIMM ima 184 izvoda, podeljena u dve grupe od 92 izvoda na
suprotnim krajevima i stranama modula; poseduju po dva
zareza na sredini koji sprečavaju pogrešno postavljanje
modula

87. 87

88. 88
SPECIFICATIONS
MANUFACTURER: Kingston
MODEL: HyperX Beast Black
SPEED RATING:
DDR3-2133 (PC3-
17000)
RATED TIMINGS: 11-12-11-30
CAPACITY: 16GB (8 GB x2)
TESTED VOLTAGE: 1.6 V
PCB TYPE: 8 Layers
REGISTERED/UNBUFF
ERED:
Unbuffered
ERROR CHECKING: Non-ECC
FORM FACTOR: 240-pin DIMM
WARRANTY: Lifetime

89. 89

90. 90
Pitanja....????