Dokumen tersebut membahas tentang flip-flop (bistabil) yang merupakan rangkaian logika dengan dua keadaan keluaran yang stabil. Dibahas pula jenis-jenis flip-flop seperti FF-SR, FF-JK, FF-D, dan FF-T beserta tabel kebenaran dan cara kerjanya. Flip-flop digunakan untuk menyimpan data dalam sistem digital berdetak.

1. FLIP-FLOP (BISTABIL)
Rangkaian sekuensial adalah suatu sistem digital
yang keadaan keluarannya pada suatu saat
ditentukan oleh :
1. keadaan masukannya pada saat itu, dan
2. keadaan masukan dan/atau keluaran pada saat
sebelumnya.
Sistem sekuensial memerlukan unit pengingat
atau memori yang digunakan untuk menyimpan
data masa lalunya. Unit terkecil dari rangkaian
digital yang memiliki kemampuan untuk
mengingat tersebut adalah flip-flop (FF).

2. Flip-flop adalah suatu rangkaian yang memiliki
dua keadaan stabil. Keluaran flip-flop bertahan pada
satu keadaan hingga ada pulsa pemicu yang
menyebabkan keluarannya berubah ke keadaan
yang lain.
Jenis flip-flop :
1. FF-SR,
2. FF-SR Berdetak,
3. FF-JK,
4. FF-JKMS,
5. FF-D, dan
6. FF-T.

3. Pada dasarnya flip-flop merupakan rangkaian
logika dengan dua keluaran (Q dan Q) dengan
keadaan yang saling berkebalikan (saling
komplemen).
Q
Keluaran
FF
Masukan
Preset
Clear
Q

4. FF-SR aktif tinggi dari gerbang NAND :
Q
S
R
Q

5. Tabel kebenaran flip-flop SR aktif tinggi
S R Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 terlarang
1 1 1 terlarang

6. Sistem digital dapat bekerja secara serempak
(sinkron) atau tak serempak (tak sinkron).
Pada sistem tak sinkron keluaran dari rangkaian
dapat berubah keadaan setiap saat jika ada satu atau
lebih perubahan masukan. Sistem digital tak sinkron
sulit dirancang dan sukar ditentukan kesalahannya.
Pada sistem sinkron, perubahan keadaan keluaran
ditentukan atau dikendalikan oleh suatu sinyal
penyerempak yang sering disebut detak (clock).

7. S Q
Ck
R Q
Flip-flop RS Berdetak :
S’
Ck
R’
Q
S
R
Q

8. Perubahan keluaran dari FF-SR berdetak hanya akan
terjadi jika masukan Ck = 1. Pada saat masukan Ck
= 0, maka S' = R' = 1, sehingga keluaran Q dapat
bernilai 0 atau 1.
Pada keadaan Ck = 0 meski harga S dan R berubah-
ubah tetapi keluaran flip-flop tetap. Keluaran flip-
flop berubah hanya ketika Ck bertransisi dari 0 ke 1
dan harga keluaran tersebut tergantung dari
keadaan S dan R pada saat Ck = 1.
Transisi detak yang demikian disebut transisi positif.
Keluaran flip-flop tidak akan berubah meskipun Ck
berubah dari 1 ke 0.

9. Flip-fop JK
J
K
Ck
Q
S Q
Ck
R Q
J Q
Ck
K Q
Q

10. Tabel kebenaran untuk FF-JK sama dengan tabel
kebenaran FF-SR berdetak kecuali untuk J = k = 1.
S R Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

11. FF-JK memiliki kelemahan, jika J = K = 1 dan Ck
terlalu lama dalam keadaan 1, maka keluaran Q
akan berubah-ubah dari 0 ke 1 atau dari 1 ke 0. Hal
ini mengakibatkan pada saat Ck kembali ke 0
keadaan keluaran Q tidak dapat diprediksi (tidak
menentu). Kejadian ini dikenal sebagai gejala
balapan putar (race round).
Balapan putar tidak akan terjadi jika lebar pulsa
detak tCk lebih kecil dari pada waktu yang
diperlukan untuk berubahnya keluaran td atau waktu
tunda flip-flop.

12. Flip-flop J-K Master-Slave (FF-JKMS)
Slave
Master
J
K
Ck
Q
S Q
Ck
R Q
S Q
Ck
R Q Q

13. Flip-flop D (delay atau data) dan flip-flop T
(toggle) merupakan flip-flop berdetak yang
bekerja dengan satu masukan. FF-D disusun
dengan menambahkan gerbang NOT antara
masukan S (J) dan R (K) pada FF-SR (FF-JK).
Keuntungan dari FF-D adalah menghindari
terjadinya keadaan S = R = 1 yang terlarang.
FF-T adalah FF-JK yang kedua masukan J dan K
dihubungkan menjadi satu.
Flip-flop D (FF-D) dan Flip-flop T (FF-T)

14. D
S/J Q
Ck
R/K Q
D Q
Ck
Q
T
J Q
Ck
K Q
T Q
Ck
Q

15. Tabel kebenaran flip-flop D dan T
D Qn Qn+1 T Qn Qn+1
0 0 0 0 0 0
0 1 0 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

16. Flip-flop dengan Preset dan Clear
Sebelum suatu FF dioperasikan sangat diperlukan
untuk mengatur keadaan awal dari FF tersebut.
Untuk keperluan inilah maka suatu FF sering
dilengkapi dengan fasilitas masukan preset (Pr)
dan clear (Cr).
Keluaran Q = 1, jika Pr = 0 dan Cr = 1. Keluaran Q
= 0 jika Pr = 1 dan Cr = 0. Keadaan Pr = Cr = 0
perlu dihindari karena akan mengakibatkan
keadaan terlarang yakni Q = Q = 1. Setelah
dilakukan pengaturan keadaan awal keluaran FF,
maka masukan Pr dan Cr harus dikembalikan ke
keadaan 1 sehingga FF dapat bekerja lagi.

17. J
Ck
K
Pr
Cr
Q
Q
Pr
J Q
Ck
K Q
Cr

18. Tabel eksitasi menyatakan tabel yang berisi
kombinasi keadaan masukan untuk mendapatkan
eksitasi (loncatan) keadaan keluaran dari keadaan
awal (Qn) ke keadaan berikutnya (Qn+1). Tabel ini
sangat berguna untuk merancang rangkaian
pencacah sinkron.
Qn  Qn+1 S R J K D T
0  0 0 x 0 x 0 0
0  1 1 0 1 x 1 1
1  0 0 1 x 1 0 1
1  1 x 0 x 0 1 0

19. S Q
R Q
S Q
R Q
S Q
R Q
S Q
R Q
+ 5 volt
+ 5 volt
Reset
Masukan dari detak biner
Keluaran ke sistem pengolah
Saklar
pembatas
suhu
Gerbang
strobe

20. J Q1
Ck
K Q1
1
1
J Q2
Ck
K Q2
Detak
Soal-soal
1. Jelaskan cara kerja rangkaian berikut ketika
masukan Ck dikenai detak. Gambarkanlah diagram
waktu dari Q1 dan Q2 sesuai dengan detakan yang
dikenakan tadi !

21. D Q0
Ck
D Q1
Ck
Q
Masukan
2. Diketahui rangkaian flip-flop seperti tampak pada
gambar berikut. Jika pada saluran masukan
dikenai detak dengan frekuensi 8 MHz, berapakah
frekuensi pada saluran Q0 dan Q1 ? Gambarkanlah
bentuk gelombangnya jika dimulai dari keadaan
masukan rendah.
DITERUSKAN KE PENCACAH DAN REGISTER