양아치조명디자인 하는 놈때문에 사기당했던 자료들... 디자인 하는 양아치가 반도체 이론을 만든다고? 여러분 공부들 하시고 사기에 당하지 마시길...

1. 全体工程表
LGC-P1 Wafer Bonding Diagram for 48LCC / QFN36
502 ArcValley, 277-43 Seongsu-2ga Seongsudong
Seoul KOREA
133-120

2. LGC-P1 WAFER
GND1 GND1
VDD
GNDQ SW0
SW1
LD0
LD1
LD2
LD3
ACI
VREFO
VS0
VS1
VS2
VDT
PS
TS0
TS1
OINVPW
RW
CK
DA
REGSEL
IS0
TO1
TO0
ENDM
BP2
BP1
BP0
2.079mm
2.079mm
4Metal 2Poly
(28layer)
0.35uM CMOS

3. LGC-P1B PADS SIZE
75um

4. 48LCC PIN BONDING (肉眼テスト用パッケージ)

5. LGC-P1 QFN36 6X6
N.C

6. LGC-P1 QFN36L 6X6

7. 前工程（ウェハー処理）
Vingard FABフォトマスク作成
LGC-P1 マスク用図面

8. 後工程（組立・検査）
前工程のウェハーを一個一個のチップに切り分けた後、ICチップをパッ
ケージに収納する以降の工程。組立工程、仕上げ工程、選別工程、バー
ンイン工程、検査工程が含まれます。
ウェハーのダイシング
ウェハーを切断し仕上がりをチェッ
クして、良品だけが、チップとして
使われます。ウェハーを、後工程で
は1つ1つのICチップに切り離し、
パッケージに封入していきます。 こ
のチップの切り離し作業を「ダイシ
ング」と呼びます。
チップのマウンティング
チップが所定の位置からズレないように
しっかりと固定します。一つ一つに切り
離されたICチップをパッケージに封入し
ます。 はじめにICチップをリードフレー
ムと呼ばれる台と接続します。そのため
に固定する作業をマウンティングと呼び
ます。 リードフレームはICチップを載せ
る場所（アイランド）と、チップの電極
と繋がる場所（リード）から成っていま
す。 アイランドの上に銀ペースト樹脂を
のせてからICチップを軽く押しつけて接
着します。

9. ワイヤーボンディング
チップとリードフレームをボンディングワイヤーで
結ぶんだ。とても精度の高い技術が要求されます。
マウントされたICチップとリードフレームを接続し
ます。この工程をボンディングと呼びます。 接続に
はあらかじめ電極の相対位置関係をプログラム入力
したボンディング装置を用います。金細線を用いてI
Cチップ周辺部の電極とリードフレーム上のリードを
接続します。
モールド
チップにキズや衝撃を抑えるためにセラミック
やモールド樹脂でパッケージしてガードします。
ICチップとリードフレームのアイランドをセラ
ミック、モールド樹脂などで封入して保護しま
す。これによりゴミや水分などからICチップを
守ることができます。 ICチップの載ったリード
フレームを金型にセットし、高温で液状化した
樹脂を封入します。 そののちリードフレームを
切断して1個1個のパッケージに分離します。
後工程（組立・検査）

10. 後工程（組立・検査）
検査用装置
バーンイン（温度電圧試験）／製品検査・信頼性試験
バーインボードにパッケージをセットして湿度と温度のテ
ストをします。パッケージ化されたICをテストを通じて選
別します。初期不良を除くため、ファンクションテストを
行いながら温度電圧ストレスの加速試験を行います。
試験される特性には、直流特性と機能特性があります。
テストにあたって分離されたパッケージをテスターにセッ
トし、予め準備されたプログラムに従って直流特性と機能
特性が測定されます。
トリム＆フォーム
半導体が完成するまで重要なテスト
をうけます。金型にて、リードフ
レームから個々の半導体製品を切
断・分離し、 外部リードを所定の形
状に成型します。

11. 後工程（組立・検査）
パソコンで半導体の機能を検事。
これで半導体の完成！
マーキング
半導体への印字はレーザーでします。IC製造の最後の段階
として、パッケージ表面への印字とリード形状の加工がお
こなわれます。この工程でICが完成します。 印字には
レーザー光線を用いて樹脂の表面数ミクロンを彫り込みま
す。印字されるのは製品名・メーカー名などの情報です。
続いてパッケージの周囲から出ているリードを最終的な製
品の形に加工します

12. Wafer Test
P１チップ検査関係 時間
（日）
担当
Wafer Test 仕様書作成 21 LGC
Wafer Testing会社選定 LGC
Tester選定 LGC
Probe Card/Performance
Board作成
50 テスト会社
Probe Card/Performance
Board作成
8 テスト会社
分析と対応 10 LGC

13. Package Test
P１チップ検査関係 時間（日） 担当
検査仕様書作成（DC, AC） 21 LGC
Package/Testing会社選定 10 LGC
テスター選定 7 LGC
テスタープログラム作成 30 テスト会社
（必要なら）BOST製作* 21 テスト会社
プログラムデバッグ・中量
試験
45 LGC, 外注
分析と対応 10 LGC
•LSIテスタ用BOST（Built-Out Self Test）試験
LSI の高性能・高機能が進み、これに対応したテストも要求されるようになっています。例としては高精度のAD/DAコン
バータや高周波のRF機能などの IP（Intellectual Property）コアを内蔵したLSIがあります。このようなIPコアをテストす
るためには従来使用していたLSIテスタでは性能が足りず、新たな高性能なテス トができるLSIテスタを購入するなど新
規設備投資が必要となります。

14. 信頼性試験
P１チップ信頼性試験 時間
（日）
担当
サンプル調達（MPの最初のWafer
から）
LGC
信頼性試験仕様書作成 LGC
信頼性試験実施
ESD、温度サイクル、熱ショック、
BT連続試験、他
60 LGC
分析と対応 10 LGC

15. 全体工程表

16. 全体工程表
Process 9 10 11 12 1 2
Wafer製作
(Vingard Taiwan)
50day(1 layer 1.5day+ Tool setup
Package製作 Hananayuta(Tailand)
Chip Test LGC(2weeks)
ESD Test
http://www.qrtkr.com/new/
30days
EV kit製作
各工程は平均基準換算で状況によって変わることになります。

17. No Test Item Test Condition
Sample si
ze
試験時間 試験可否 備考
1 HTOL
125℃, Dynamic, Vcc=
Max
77 504 O
2 LTOL
-40℃, Dynamic, Vcc=M
ax
77 504 O
3 HTS 150℃ 45 504 O
4 LTS -55℃ 45 504 O
5 THB 85℃/85%RH Vcc=Max 45 504 O
6 PCT 121℃/100% RH 45 96 X
7 TC1 -65℃/150℃ 45 500 O
8 TC2 -55℃/125℃ 45 500 O
9 TS -65℃/150℃ 45 500 O
10 SA 35℃, 5% NaCL 45 48 X
11 UHAST
131℃/85% RH, NO BIA
S
45 96 X
12 ESD HBM 2000V 9 - O
13 ESD MM 200V 9 - O
14 ESD CDM 500V 3 - O
15 LATCH-UP I-V Test 9 - O
16
PRECONDITI
ON
MSL3 225 - O
17 ELFR
125℃, Dynamic, Vcc=
Max
800 48 O
18 HTOL Board 製作必要
19 THB Board 製作必要
20 ESD Board 製作必要
ESD工程表