⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1) C1

•

0 likes•2,999 views

Realizar conversiones de base 〖(A2F,2A)〗_16 a 〖()〗_4 Realizar conversiones de base 〖(75,38)〗_9 a 〖()〗_3 Realizar conversiones de base 〖(345,765)〗_8 a 〖()〗_4 Realizar conversiones de base 〖(BA,1C)〗_16 a 〖()〗_2 Convertir a ca2 y resolver 〖(113)〗_4- 〖(65)〗_7 Convertir a ca2 y resolver 〖(0011 1011 1010)〗_xs3- 〖(AB)〗_16 Convertir a ca2 y resolver 〖(10110100)〗_GRAY- 〖(7530)〗_8 Sumar en BCD 〖(0110 0111 1010)〗_XS3+ 〖(101111)〗_4 Sumar en BCD 〖(11011011)〗_Gray+〖(1001 0111 0011)〗_BCD Sumar en BCD 〖(1001 1001 0011)〗_XS3+〖(0001 0111 1001)〗_BCD ⭐ For more information visit our blog: https://vasanza.blogspot.com/

Education

vasanza
SISTEMAS DIGITALES 1
LECCIÓN 1P – C1
Fecha: 2021/03/22 PAE 2021-2022
Nombre: _________________________________________ Paralelo: __________
Problema #1 (10%): Realizar conversiones de base (𝐴2𝐹, 2𝐴)16 𝑎 ()4
a) 110133,0111
b) 110133,0222
c) 220233,0111
d) 220233,0222
Problema #2 (10%): Realizar conversiones de base (75,38)9 𝑎 ()3
a) 2012,1021
b) 2112,1022
c) 2212,1012
d) 2220,1022
Problema #3 (10%): Realizar conversiones de base (345,765)8 𝑎 ()4
a) 3111,33111
b) 3211,33111
c) 3211,33222
d) 3311,33222

vasanza
Problema #4 (10%): Realizar conversiones de base (𝐵𝐴, 1𝐶)16 𝑎 ()2
a) (1011 1010,0001 1101)2
b) (1100 1010,0001 1100)2
c) (1011 1010,0001 1100)2
d) (1100 1010,0001 1101)2
Problema #5 (10%): Convertir a ca2 y resolver (113)4 − (65)7
a) (1,0011000)𝑐𝑎2
b) −(1101000)2
c) −(10111)2
d) (1,1101000)𝑐𝑎2
Problema #6 (10%): Convertir a ca2 y resolver (0011 1011 1010)𝑥𝑠3 − (𝐴𝐵)16
a) (1,10101100)𝑐𝑎2
b) (1,1010100)𝑐𝑎2
c) −(10101100)2
d) −(1010011)2

vasanza
Problema #7 (10%): Convertir a ca2 y resolver (10110100)𝐺𝑅𝐴𝑌 − (7530)8
a) (0,1000110000000)𝑐𝑎2
b) −(0111010000000)2
c) (1,0111001111111)𝑐𝑎2
d) −(1000110000000)2
Problema #8 (10%): Sumar en BCD (0110 0111 1010)𝑋𝑆3 + (101111)4
a) (0001 0100 0101 0000)𝐵𝐶𝐷
b) (0001 0100 0101 0110)𝑋𝑆3
c) (0001 0100 0101 0110)2
d) (0100 0111 1000 1001)𝑋𝑆3

vasanza
Problema #9 (10%): Sumar en BCD (11011011)𝐺𝑟𝑎𝑦 + (1001 0111 0011)𝐵𝐶𝐷
a) (0100 0101 1111)𝐵𝐶𝐷
b) (0001 0001 0001 1001)𝑋𝑆3
c) (1000100011001)𝐺𝑟𝑎𝑦
d) (10001011111)2
Problema #10 (10%): Sumar en BCD (1001 1001 0011)𝑋𝑆3 + (0001 0111 1001)𝐵𝐶𝐷
a) (0011 0100 0111)𝐵𝐶𝐷
b) (0010 1110 0100)𝐵𝐶𝐷
c) (1011100100)𝐺𝑅𝐴𝑌
d) (1000 0011 1001)𝑋𝑆3

More from Victor Asanza

✅ #PUCESE, organizó el webinar: "ARDUINO WEEK 2022 PUCESE" ✅ Arduino Week PUCE Esmeraldas- Charla con Expertos ➡️ This is an initiative developed by FIEC-ESPOL professors. Temperature and Speed Control Lab (TSC-LAB) is an open-source hardware development. ➡️ Topics 1- Introducción 2- Hardware de Código Abierto 3- Temperature and Speed Control Lab (TSC-LAB) 4- Códigos de ejemplo 5- Datasets 6- Publicaciones científicas 7- Proyectos 8- Cursos ⭐ Para más contenido visita nuestro blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB

Victor Asanza

This work proposes an end-to-end model architecture, from feature extraction to classification using an Artificial Neural Network. The feature extraction process starts from an initial set of signals acquired by electrodes of a Brain-Computer Interface (BCI). The proposed architecture includes the design and implementation of a functional six Degree-of-Freedom (DOF) prosthetic hand. A Field Programmable Gate Array (FPGA) translates electroencephalography (EEG) signals into movements in the prosthesis. We also propose a new technique for selecting and grouping electrodes, which is related to the motor intentions of the subject. We analyzed and predicted two imaginary motor-intention tasks: opening and closing both fists and flexing and extending both feet. The model implemented with the proposed architecture showed an accuracy of 93.7% and a classification time of 8.8y«s for the FPGA. These results present the feasibility to carry out BCI using machine learning techniques implemented in a FPGA card. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...

Victor Asanza

Problema 1A: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta. Problema 2: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta. Problema 3: (25%) Se desea diseñar un Sistemas Digital que capaz de controlar dos actuadores tipo bomba (A y B) en función del nivel de agua presente en un tanque. Este nivel de agua se monitorea con dos sensores (S0 y S1). El Sistemas Digital se muestra en la siguiente gráfica. Problema 5: (15%): Dado el siguiente circuito digital, primero obtener la expresión resultante y luego seleccionar el mapa que corresponde al funcionamiento de dicha expresión. Problema 6: (15%): Dado el siguiente circuito, encontrar la expresión booleana que define el comportamiento de la señal de salida F sin minimizar, luego reducir la expresión booleana usando mapas de Karnaugh (A, B, C, D) agrupando unos. Problema 7: (20%). En la siguiente gráfica se puede observar el registro de un electrodo de Electromiografía (EMG) durante la ejecución de una tarea motora en extremidad superior. La señal EMG tiene una amplitud en el orden de los microvoltio - milivoltios y es susceptible a ruido debido a la adherencia del electrodo utilizado, frecuencia cardiaca, red eléctrica, tejido adiposo, etc. Como se muestra en la Fig. 1 el análisis post adquisición en el dominio de la frecuencia de la señal EMG indica que existe ruido de baja frecuencia menores a 5Hz debido a ruidos relacionados a movimientos relativos y en 50 Hz debido a la red eléctrica. Las señales EMG tienen información en el rango de 7 a 20Hz, por lo cual se sugiere diseñar un filtro RC paso banda que permita eliminar el ruido de la señal EMG. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...

Victor Asanza

Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación. Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas? Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas? Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas? Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6

Victor Asanza

New emerging storage technologies have a great application for IoT systems. Running database servers on development boards, such as Raspberry or FPGA, has a great impact on effective performance when using large amounts of data while serving requests from many clients at the same time. In this paper, we designed and implemented an embedded system to monitor the access of a database using MySql database server installed on Linux in a standard FPGA DE10 with HPS resources. The database is designed to keep the information of an IoT system in charge of monitoring and controlling the temperature inside greenhouses. For comparison purposes, we carried out a performance analysis of the database service running on the FPGA and in a Raspberry Pi 4 B to determine the efficiency of the database server in both development cards. The performance metrics analyzed were response time, memory and CPU usage taking into account scenarios with one or more requests from clients simultaneously. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...

Victor Asanza

La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma: 1. La MSS luego de ser reiniciado empieza en el estado inicial. 2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos. 3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro). 4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo. 5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin. 6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)

Victor Asanza

Este trabajo presenta el diseño experimental para el registro de señales de electroencefalografía (EEG) en 20 sujetos sometidos a potenciales evocados visualmente en estado estable (SSVEP). Además, la implementación de un sistema de clasificación basado en las señales SSVEP-EEG de la región occipital del cerebro obtenidas con el dispositivo Emotiv EPOC. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...

Victor Asanza

In this paper, we propose to implement a meteorological monitoring station using embedded systems. This model is possible thanks to different sensors that enable us to measure several environmental parameters, such as i) relative humidity, ii) average ambient temperature, iii) soil humidity, iv) rain occurrence, and v) light intensity. The proposed system is based on a field-programmable gate array device (FPGA). The proposed design aims at ensuring highresolution data acquisition and at predicting samples with precision and accuracy in real-time. To present the collected data, we develop also a web application with a simple and friendly user interface. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring Station

Victor Asanza

This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were performed with frequencies of 7, 9, 11 and 13 Hz. Furthermore, the implementation of a classification system based on SSVEP-EEG signals from the occipital region of the brain obtained with the Emotiv EPOC device is presented. These data were used to train algorithms based on artificial intelligence in a Raspberry Pi 4 Model B. Finally, this work demonstrates the possibility of classifying with times of up to 1.8 ms in embedded systems with low computational capacity. ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi

Victor Asanza

Problema #1,2,3: (10%) El siguiente circuito es de un filtro paso banda. Los datos del circuito son los siguientes, R1 = 1K[Ω] y R2 = 1K[Ω]. ¿cuáles de las siguientes afirmaciones son correctas? Problema #4,5,6: (10%) El siguiente bloque convertidor analógico digital (ADC) de 8 bits de resolución, se tiene un voltaje de referencia de 5Vcc. ¿cuáles de las siguientes afirmaciones son correctas? ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...

Victor Asanza

Problema #1 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL: Código GitHub: https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_1.vhd Realizar los siguientes desarrollos: a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión (x/2 %). b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (x/2 %). Problema #2 (x%). El siguiente es un Sistema Digital que tiene las señales ‘A’ y ‘B’ como entradas de dos bits; por otro lado, la señal ‘Y’ es una salida de dos bits tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL: Código GitHub: https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_2.vhd Realizar los siguientes desarrollos: a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión de Y(1) = f(A(1),A(0),B(1),B(0)) y Y(0) = f(A(1),A(0),B(1),B(0)) (x/2 %). b) Indicar con sus propias palabras el funcioamiento que realiza el sistemas digital propuesto (x/2 %). ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1)

Victor Asanza

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, PROYECTOS PROPUESTOS (2021 PAO1)

Victor Asanza

Proyectos propuestos basados en MSS: VALOR MÍNIMO DE 3 NÚMEROS VALOR MÁXIMO DE 3 NÚMEROS VALOR PROMEDIO DE 4 NÚMEROS CONTADOR UP EN GRAY CONTADOR DOWN EN BCD VALIDADOR DE CLAVE DE 3 DIGITOS SUMADOR DE 3 NUMEROS BCD VALIDADOR DE 3 NÚMEROS ASCENDENTES VALIDADOR DE 3 NÚMEROS DESCENDENTE VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2 ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 1, PROYECTOS PROPUESTOS (2021 PAE)

Victor Asanza

⭐⭐⭐⭐⭐ Localización en ambiente de interiores basado en Machine Learning con r...

Victor Asanza

Problema #1 (10%). El siguiente Sistema Digital permite resolver Mapas de Karnaugh de dos variables. Este sistema Digital tiene como entrada los cuatro valores presentes dentro del mapa y como salida tres Displays de 7 segmentos cátodo común que indiquen la resolución del mapa con la cantidad de grupos de uno, de dos y de cuatro. Este circuito siempre determina la resolución más eficiente, bajo la condición de que únicamente se tendrán valores de Ceros y Unos dentro del mapa; Código VHDL de la pregunta: https://github.com/vasanza/MSI-VHDL/tree/2021PAE/ExamenFinal Problema #2 (20%). El siguiente Sistema Digital funciona como una maquina secuencial modelo moore. Este sistema Digital tiene como entrada las señales: X0, X1, X2 y X3; y como salidas las señales: Q0 y Q1; tal como se presenta a continuación: Hay que recordar que las maquinas secuenciales sincrónicas están conformadas por tres bloques principales: Decodificador de estados siguientes, memoria de estados y decodificador de salidas. El decodificador de estados siguientes se representa con los siguientes multiplexores: Problema #3 (40%). El siguiente Sistema Digital funciona como una maquina secuencial modelo mealy. Este sistema Digital tiene como entrada la señal: A; y como salidas las señales: Q y P; tal como se presenta a continuación: Hay que recordar que las maquinas secuenciales sincrónicas están conformadas por tres bloques principales: Decodificador de estados siguientes, memoria de estados y decodificador de salidas. La memoria de estados implementado con Flip-Flops tipo D, el decodificador de estados siguientes y de salidas implementado con multiplexores se representa a continuación: La asignación de códigos de estado que deberá emplear es el siguiente: Se le pide: a) Completar los siguientes mapas de Karnaugh que describen el comportamiento de los decodificadores de salidas y de estados siguientes (20p). b) Realizar el diagrama de estados completo que describe el funcionamiento de la maquina secuencial sincrónica, utilizando el siguiente formato: A / Q, P. (20p). Problema #4 (30%). Utilizando el el registro universal 74194 en modo carga paralelo (S1=1 y S0=1), realizar el circuito que permita generar la siguiente secuencia: Se le pide: a) Completar la siguiente tabla de estados presentes y siguiente del registro universal 74194 (10P). b) Determinar la expresión booleana de las entradas en paralelo A, B, C y D (10P). c) Dibujar el circuito resultante utilizando puertas lógicas (no usar multiplexores) (10P). ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2021 PAE)

Victor Asanza

✅ Contenido: Introduction AVR Architecture ➡️ Acquisition ➡️ Identification ➡️ Control Design ARM Architecture ➡️ GPIO Control Automation Solutions ➡️ Industrial Shields FPGA Architecture vs Hardware Design ➡️ Behavioral Signal Processing with Machine Learning Based on FPGA ➡️ More FPGA projects ➡️ On going jobs Future Work ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ CHARLA #PUCESE: Industrial Automation and Internet of Things Based on O...

Victor Asanza

El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL: Realizar los siguientes desarrollos: a) Usando mapas de karnaught y agrupamiento de minterms, simplicar la expresión booleana al mínimo (15p). b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (15p). ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)

Victor Asanza

⭐⭐⭐⭐⭐ IX Jornadas Académicas y I Congreso Científico de Ciencias e Ingeniería...

Victor Asanza

La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS), debe realizar la búsqueda en una memoria RAM del valor Máximo y el valor Mínimo. El ingreso de estos valores de 8 bits se debe realizar de uno a uno en la memoria RAM, estos valores se ingresan por el puerto “Data”. Mientras se están ingresando los datos, la MSS pone en alto la salida “WritingData”, indicando que este proceso está siendo ejecutado y el mismo no terminará hasta completar el ingreso de los 255 valores. La búsqueda del valor Máximo y Mínimo se deberá realizar utilizando dos registros que almacenen estos valores, para lo cual se recomienda usar el “Reg_Sost_1” para almacenar el valor Máximo y el “Reg_Sost_2” para almacenar el valor Mínimo. En esta pregunta se pide: a) Completar la partición funcional indicando el nombre de los bloques amarillos con sus respectivos nombres de las señales, justifique su respuesta. [3p] b) Indicar los bloques que usted no considere necesarios para realizar el funcionamiento del sistema descrito en la pregunta, justifique su respuesta. [3p] c) Elaborar el ASM de la MSS, para que el circuito realice el proceso de ingreso de 255 valores y luego la búsqueda del valor Máximo y Mínimo. Se recomienda presionar y soltar la entrada “Start” para dar el arranque al sistema completo. Asimismo, al finalizar la búsqueda, la MSS enciende la salida “Done” hasta que se presione y suelte nuevamente el botón “Start”[9p] d) Finalmente, realizar el código VHDL del sistema completo resultante (no incluir los bloques que fueron eliminados en el literal b) con portMap, completando el nombre y funcionamiento del bloque faltante, nombres de señales y tamaño de buses. Asuma que los elementos que están en la partición funcional (incluido el de color amarillo) ya existen en la misma carpeta del proyecto [9p] ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 2, Mejoramiento (2020 PAO 2)

Victor Asanza

Topics: ✅ Introduction ✅ Embedded Systems ➡️ Energy Meter ➡️ ESP32 ➡️ Raspberry Pi ✅ Acquisition ➡️ Example ✅ Identification ➡️ System Identification Toolbox - Matlab ✅ Control Design ➡️ Energy consumption prediction ✅ Hardware Design ➡️ Raspberry and ESP32 ✅ Related Works ✅ Future Work ⭐ For more information visit our blog: https://vasanza.blogspot.com/

⭐⭐⭐⭐⭐ CHARLA PUCESE: Telemetría De Consumo De Energía Eléctrica Basado En Har...

Victor Asanza

More from Victor Asanza (20)

⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB

⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6

⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...

⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)

⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...

⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring Station

⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1)

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 2, PROYECTOS PROPUESTOS (2021 PAO1)

⭐⭐⭐⭐⭐ SISTEMAS DIGITALES 1, PROYECTOS PROPUESTOS (2021 PAE)

⭐⭐⭐⭐⭐ Localización en ambiente de interiores basado en Machine Learning con r...

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2021 PAE)

⭐⭐⭐⭐⭐ CHARLA #PUCESE: Industrial Automation and Internet of Things Based on O...

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)

⭐⭐⭐⭐⭐ IX Jornadas Académicas y I Congreso Científico de Ciencias e Ingeniería...

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 2, Mejoramiento (2020 PAO 2)

⭐⭐⭐⭐⭐ CHARLA PUCESE: Telemetría De Consumo De Energía Eléctrica Basado En Har...

Recently uploaded

2024-NATIONAL-LEARNING-CAMP-AND-OTHER.pptx

MaritesTamaniVerdade

FSB Advising Checklist - Orientation 2024

Elizabeth Walsh

Basic Civil Engineering notes first year Notes Building notes Selection of site for Building Layout of a Building What is Burjis, Mutam Building Bye laws Basic Concept of sunlight ventilation in building National Building Code of India Set back or building line Types of Buildings Floor Space Index (F.S.I) Institutional Vs Educational Building Components & function Sills, Lintels, Cantilever Doors, Windows and Ventilators Types of Foundation AND THEIR USES Plinth Area Shallow and Deep Foundation Super Built-up & carpet area Floor Area Ratio (F.A.R) RCC Reinforced Cement Concrete RCC VS PCC

Basic Civil Engineering first year Notes- Chapter 4 Building.pptx

Denish Jangid

Unit-IV- Pharma. Marketing Channels.pptx

VishalSingh1417

Spellings Wk 3 English CAPS CARES Please Practise

AnaAcapella

ICT role in 21st century education and it's challenges.

MaryamAhmad92

Explore the world of IT certification with CompTIA. Discover how the CompTIA Security+ Book SY0-701 can elevate your cybersecurity expertise and open doors to new career opportunities. This PDF provides essential insights into the CompTIA Security+ certification, guiding you through exam preparation and showcasing the benefits of becoming CompTIA-certified. Download now to embark on your journey to IT excellence with CompTIA.

ComPTIA Overview | Comptia Security+ Book SY0-701

bronxfugly43

1029 - Danh muc Sach Giao Khoa 10 . pdf

QucHHunhnh

Towards a code of practice for AI in AT.pptx

Jisc

Salient Features of India constitution especially power and functions

KarakKing

Accessible Digital Futures project (20/03/2024)

Jisc

Food safety_Challenges food safety laboratories_.pdf

Sherif Taha

Unit-V; Pricing (Pharma Marketing Management).pptx

VishalSingh1417

The basics of sentences session 3pptx.pptx

heathfieldcps1

HMCS Max Bernays Pre-Deployment Brief (May 2024).pptx

Esquimalt MFRC

Google Gemini An AI Revolution in Education.pptx

Dr. Sarita Anand

SKILL OF INTRODUCING THE LESSON MICRO SKILLS.pptx

Amanpreet Kaur

Unit-IV; Professional Sales Representative (PSR).pptx

VishalSingh1417

UGC NET Paper 1 Mathematical Reasoning & Aptitude.pdf

Nirmal Dwivedi

This PowerPoint helps students to consider the concept of infinity.

christianmathematics

Recently uploaded (20)

2024-NATIONAL-LEARNING-CAMP-AND-OTHER.pptx

FSB Advising Checklist - Orientation 2024

Basic Civil Engineering first year Notes- Chapter 4 Building.pptx

Unit-IV- Pharma. Marketing Channels.pptx

Spellings Wk 3 English CAPS CARES Please Practise

ICT role in 21st century education and it's challenges.

ComPTIA Overview | Comptia Security+ Book SY0-701

1029 - Danh muc Sach Giao Khoa 10 . pdf

Towards a code of practice for AI in AT.pptx

Salient Features of India constitution especially power and functions

Accessible Digital Futures project (20/03/2024)

Food safety_Challenges food safety laboratories_.pdf

Unit-V; Pricing (Pharma Marketing Management).pptx

The basics of sentences session 3pptx.pptx

HMCS Max Bernays Pre-Deployment Brief (May 2024).pptx

Google Gemini An AI Revolution in Education.pptx

SKILL OF INTRODUCING THE LESSON MICRO SKILLS.pptx

Unit-IV; Professional Sales Representative (PSR).pptx

UGC NET Paper 1 Mathematical Reasoning & Aptitude.pdf

This PowerPoint helps students to consider the concept of infinity.

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1) C1

1. vasanza SISTEMAS DIGITALES 1 LECCIÓN 1P – C1 Fecha: 2021/03/22 PAE 2021-2022 Nombre: _________________________________________ Paralelo: __________ Problema #1 (10%): Realizar conversiones de base (𝐴2𝐹, 2𝐴)16 𝑎 ()4 a) 110133,0111 b) 110133,0222 c) 220233,0111 d) 220233,0222 Problema #2 (10%): Realizar conversiones de base (75,38)9 𝑎 ()3 a) 2012,1021 b) 2112,1022 c) 2212,1012 d) 2220,1022 Problema #3 (10%): Realizar conversiones de base (345,765)8 𝑎 ()4 a) 3111,33111 b) 3211,33111 c) 3211,33222 d) 3311,33222

2. vasanza Problema #4 (10%): Realizar conversiones de base (𝐵𝐴, 1𝐶)16 𝑎 ()2 a) (1011 1010,0001 1101)2 b) (1100 1010,0001 1100)2 c) (1011 1010,0001 1100)2 d) (1100 1010,0001 1101)2 Problema #5 (10%): Convertir a ca2 y resolver (113)4 − (65)7 a) (1,0011000)𝑐𝑎2 b) −(1101000)2 c) −(10111)2 d) (1,1101000)𝑐𝑎2 Problema #6 (10%): Convertir a ca2 y resolver (0011 1011 1010)𝑥𝑠3 − (𝐴𝐵)16 a) (1,10101100)𝑐𝑎2 b) (1,1010100)𝑐𝑎2 c) −(10101100)2 d) −(1010011)2

3. vasanza Problema #7 (10%): Convertir a ca2 y resolver (10110100)𝐺𝑅𝐴𝑌 − (7530)8 a) (0,1000110000000)𝑐𝑎2 b) −(0111010000000)2 c) (1,0111001111111)𝑐𝑎2 d) −(1000110000000)2 Problema #8 (10%): Sumar en BCD (0110 0111 1010)𝑋𝑆3 + (101111)4 a) (0001 0100 0101 0000)𝐵𝐶𝐷 b) (0001 0100 0101 0110)𝑋𝑆3 c) (0001 0100 0101 0110)2 d) (0100 0111 1000 1001)𝑋𝑆3

4. vasanza Problema #9 (10%): Sumar en BCD (11011011)𝐺𝑟𝑎𝑦 + (1001 0111 0011)𝐵𝐶𝐷 a) (0100 0101 1111)𝐵𝐶𝐷 b) (0001 0001 0001 1001)𝑋𝑆3 c) (1000100011001)𝐺𝑟𝑎𝑦 d) (10001011111)2 Problema #10 (10%): Sumar en BCD (1001 1001 0011)𝑋𝑆3 + (0001 0111 1001)𝐵𝐶𝐷 a) (0011 0100 0111)𝐵𝐶𝐷 b) (0010 1110 0100)𝐵𝐶𝐷 c) (1011100100)𝐺𝑅𝐴𝑌 d) (1000 0011 1001)𝑋𝑆3

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1) C1

Recommended

Recommended

More Related Content

More from Victor Asanza

More from Victor Asanza (20)

Recently uploaded

Recently uploaded (20)

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1) C1