Submit Search
Upload
Verilog-HDL Tutorial (3)
•
0 likes
•
1,803 views
Hiroki Nakahara
Follow
Verilog-HDL Tutorial Using DE0 FPGA Board
Read less
Read more
Education
Report
Share
Report
Share
1 of 38
Download now
Download to read offline
Recommended
ソフトウェア技術者から見たFPGAの魅力と可能性
ソフトウェア技術者から見たFPGAの魅力と可能性
Kenichiro MITSUDA
LineairDB: Fast and Embedded Transactional Key-Value Storage
LineairDB: Fast and Embedded Transactional Key-Value Storage
Sho Nakazono
Xbyakの紹介とその周辺
Xbyakの紹介とその周辺
MITSUNARI Shigeo
Vivado hls勉強会3(axi4 lite slave)
Vivado hls勉強会3(axi4 lite slave)
marsee101
文法圧縮入門:超高速テキスト処理のためのデータ圧縮(NLP2014チュートリアル)
文法圧縮入門:超高速テキスト処理のためのデータ圧縮(NLP2014チュートリアル)
Shirou Maruyama
Jetson x Azure ハンズオン DeepStream Azure IoT
Jetson x Azure ハンズオン DeepStream Azure IoT
Deep Learning Lab(ディープラーニング・ラボ)
hooks riverpod + state notifier + freezed でのドメイン駆動設計
hooks riverpod + state notifier + freezed でのドメイン駆動設計
Shinnosuke Tokuda
最近思った機械学習(PyTorch)のベストプラクティス
最近思った機械学習(PyTorch)のベストプラクティス
Masato Fujitake
Recommended
ソフトウェア技術者から見たFPGAの魅力と可能性
ソフトウェア技術者から見たFPGAの魅力と可能性
Kenichiro MITSUDA
LineairDB: Fast and Embedded Transactional Key-Value Storage
LineairDB: Fast and Embedded Transactional Key-Value Storage
Sho Nakazono
Xbyakの紹介とその周辺
Xbyakの紹介とその周辺
MITSUNARI Shigeo
Vivado hls勉強会3(axi4 lite slave)
Vivado hls勉強会3(axi4 lite slave)
marsee101
文法圧縮入門:超高速テキスト処理のためのデータ圧縮(NLP2014チュートリアル)
文法圧縮入門:超高速テキスト処理のためのデータ圧縮(NLP2014チュートリアル)
Shirou Maruyama
Jetson x Azure ハンズオン DeepStream Azure IoT
Jetson x Azure ハンズオン DeepStream Azure IoT
Deep Learning Lab(ディープラーニング・ラボ)
hooks riverpod + state notifier + freezed でのドメイン駆動設計
hooks riverpod + state notifier + freezed でのドメイン駆動設計
Shinnosuke Tokuda
最近思った機械学習(PyTorch)のベストプラクティス
最近思った機械学習(PyTorch)のベストプラクティス
Masato Fujitake
大量のデータ処理や分析に使えるOSS Apache Sparkのご紹介(Open Source Conference 2020 Online/Kyoto ...
大量のデータ処理や分析に使えるOSS Apache Sparkのご紹介(Open Source Conference 2020 Online/Kyoto ...
NTT DATA Technology & Innovation
Discordから バーチャルオフィス「Teamflow」 に乗り換えてみた 雑談を生む工夫
Discordから バーチャルオフィス「Teamflow」 に乗り換えてみた 雑談を生む工夫
Koichiro Matsuoka
Marp入門
Marp入門
Rui Watanabe
ソフトウェアでのパケット処理あれこれ〜何故我々はロードバランサを自作するに至ったのか〜
ソフトウェアでのパケット処理あれこれ〜何故我々はロードバランサを自作するに至ったのか〜
LINE Corporation
Vivado hls勉強会5(axi4 stream)
Vivado hls勉強会5(axi4 stream)
marsee101
3種類のTEE比較(Intel SGX, ARM TrustZone, RISC-V Keystone)
3種類のTEE比較(Intel SGX, ARM TrustZone, RISC-V Keystone)
Kuniyasu Suzaki
ICML2021の連合学習の論文
ICML2021の連合学習の論文
Katsuya Ito
OpenAI FineTuning を試してみる
OpenAI FineTuning を試してみる
iPride Co., Ltd.
深層学習フレームワークにおけるIntel CPU/富岳向け最適化法
深層学習フレームワークにおけるIntel CPU/富岳向け最適化法
MITSUNARI Shigeo
グラフデータベース:Neo4j、そしてRDBからの移行手順の紹介
グラフデータベース:Neo4j、そしてRDBからの移行手順の紹介
ippei_suzuki
情報抽出入門 〜非構造化データを構造化させる技術〜
情報抽出入門 〜非構造化データを構造化させる技術〜
Yuya Unno
研究者のための Python による FPGA 入門
研究者のための Python による FPGA 入門
ryos36
ドメイン駆動設計 モデリング_実装入門勉強会_2020.3.8
ドメイン駆動設計 モデリング_実装入門勉強会_2020.3.8
Koichiro Matsuoka
TVM VTA (TSIM)
TVM VTA (TSIM)
Mr. Vengineer
HalideでつくるDomain Specific Architectureの世界
HalideでつくるDomain Specific Architectureの世界
Fixstars Corporation
AutoTVM紹介
AutoTVM紹介
tomohiro kato
Google Cloud Dataflow を理解する - #bq_sushi
Google Cloud Dataflow を理解する - #bq_sushi
Google Cloud Platform - Japan
CXL_説明_公開用.pdf
CXL_説明_公開用.pdf
Yasunori Goto
コロナ禍で挑んだ超高速アジャイル開発 ~最速1.5ヶ月でローンチしたおでかけ混雑マップの舞台裏 (技術編) ~(NTTデータ テクノロジーカンファレンス ...
コロナ禍で挑んだ超高速アジャイル開発 ~最速1.5ヶ月でローンチしたおでかけ混雑マップの舞台裏 (技術編) ~(NTTデータ テクノロジーカンファレンス ...
NTT DATA Technology & Innovation
TVMの次期グラフIR Relayの紹介
TVMの次期グラフIR Relayの紹介
Takeo Imai
Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)
Hiroki Nakahara
Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)
Hiroki Nakahara
More Related Content
What's hot
大量のデータ処理や分析に使えるOSS Apache Sparkのご紹介(Open Source Conference 2020 Online/Kyoto ...
大量のデータ処理や分析に使えるOSS Apache Sparkのご紹介(Open Source Conference 2020 Online/Kyoto ...
NTT DATA Technology & Innovation
Discordから バーチャルオフィス「Teamflow」 に乗り換えてみた 雑談を生む工夫
Discordから バーチャルオフィス「Teamflow」 に乗り換えてみた 雑談を生む工夫
Koichiro Matsuoka
Marp入門
Marp入門
Rui Watanabe
ソフトウェアでのパケット処理あれこれ〜何故我々はロードバランサを自作するに至ったのか〜
ソフトウェアでのパケット処理あれこれ〜何故我々はロードバランサを自作するに至ったのか〜
LINE Corporation
Vivado hls勉強会5(axi4 stream)
Vivado hls勉強会5(axi4 stream)
marsee101
3種類のTEE比較(Intel SGX, ARM TrustZone, RISC-V Keystone)
3種類のTEE比較(Intel SGX, ARM TrustZone, RISC-V Keystone)
Kuniyasu Suzaki
ICML2021の連合学習の論文
ICML2021の連合学習の論文
Katsuya Ito
OpenAI FineTuning を試してみる
OpenAI FineTuning を試してみる
iPride Co., Ltd.
深層学習フレームワークにおけるIntel CPU/富岳向け最適化法
深層学習フレームワークにおけるIntel CPU/富岳向け最適化法
MITSUNARI Shigeo
グラフデータベース:Neo4j、そしてRDBからの移行手順の紹介
グラフデータベース:Neo4j、そしてRDBからの移行手順の紹介
ippei_suzuki
情報抽出入門 〜非構造化データを構造化させる技術〜
情報抽出入門 〜非構造化データを構造化させる技術〜
Yuya Unno
研究者のための Python による FPGA 入門
研究者のための Python による FPGA 入門
ryos36
ドメイン駆動設計 モデリング_実装入門勉強会_2020.3.8
ドメイン駆動設計 モデリング_実装入門勉強会_2020.3.8
Koichiro Matsuoka
TVM VTA (TSIM)
TVM VTA (TSIM)
Mr. Vengineer
HalideでつくるDomain Specific Architectureの世界
HalideでつくるDomain Specific Architectureの世界
Fixstars Corporation
AutoTVM紹介
AutoTVM紹介
tomohiro kato
Google Cloud Dataflow を理解する - #bq_sushi
Google Cloud Dataflow を理解する - #bq_sushi
Google Cloud Platform - Japan
CXL_説明_公開用.pdf
CXL_説明_公開用.pdf
Yasunori Goto
コロナ禍で挑んだ超高速アジャイル開発 ~最速1.5ヶ月でローンチしたおでかけ混雑マップの舞台裏 (技術編) ~(NTTデータ テクノロジーカンファレンス ...
コロナ禍で挑んだ超高速アジャイル開発 ~最速1.5ヶ月でローンチしたおでかけ混雑マップの舞台裏 (技術編) ~(NTTデータ テクノロジーカンファレンス ...
NTT DATA Technology & Innovation
TVMの次期グラフIR Relayの紹介
TVMの次期グラフIR Relayの紹介
Takeo Imai
What's hot
(20)
大量のデータ処理や分析に使えるOSS Apache Sparkのご紹介(Open Source Conference 2020 Online/Kyoto ...
大量のデータ処理や分析に使えるOSS Apache Sparkのご紹介(Open Source Conference 2020 Online/Kyoto ...
Discordから バーチャルオフィス「Teamflow」 に乗り換えてみた 雑談を生む工夫
Discordから バーチャルオフィス「Teamflow」 に乗り換えてみた 雑談を生む工夫
Marp入門
Marp入門
ソフトウェアでのパケット処理あれこれ〜何故我々はロードバランサを自作するに至ったのか〜
ソフトウェアでのパケット処理あれこれ〜何故我々はロードバランサを自作するに至ったのか〜
Vivado hls勉強会5(axi4 stream)
Vivado hls勉強会5(axi4 stream)
3種類のTEE比較(Intel SGX, ARM TrustZone, RISC-V Keystone)
3種類のTEE比較(Intel SGX, ARM TrustZone, RISC-V Keystone)
ICML2021の連合学習の論文
ICML2021の連合学習の論文
OpenAI FineTuning を試してみる
OpenAI FineTuning を試してみる
深層学習フレームワークにおけるIntel CPU/富岳向け最適化法
深層学習フレームワークにおけるIntel CPU/富岳向け最適化法
グラフデータベース:Neo4j、そしてRDBからの移行手順の紹介
グラフデータベース:Neo4j、そしてRDBからの移行手順の紹介
情報抽出入門 〜非構造化データを構造化させる技術〜
情報抽出入門 〜非構造化データを構造化させる技術〜
研究者のための Python による FPGA 入門
研究者のための Python による FPGA 入門
ドメイン駆動設計 モデリング_実装入門勉強会_2020.3.8
ドメイン駆動設計 モデリング_実装入門勉強会_2020.3.8
TVM VTA (TSIM)
TVM VTA (TSIM)
HalideでつくるDomain Specific Architectureの世界
HalideでつくるDomain Specific Architectureの世界
AutoTVM紹介
AutoTVM紹介
Google Cloud Dataflow を理解する - #bq_sushi
Google Cloud Dataflow を理解する - #bq_sushi
CXL_説明_公開用.pdf
CXL_説明_公開用.pdf
コロナ禍で挑んだ超高速アジャイル開発 ~最速1.5ヶ月でローンチしたおでかけ混雑マップの舞台裏 (技術編) ~(NTTデータ テクノロジーカンファレンス ...
コロナ禍で挑んだ超高速アジャイル開発 ~最速1.5ヶ月でローンチしたおでかけ混雑マップの舞台裏 (技術編) ~(NTTデータ テクノロジーカンファレンス ...
TVMの次期グラフIR Relayの紹介
TVMの次期グラフIR Relayの紹介
Similar to Verilog-HDL Tutorial (3)
Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)
Hiroki Nakahara
Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)
Hiroki Nakahara
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
Seeed Studioで基板を作ろう
Seeed Studioで基板を作ろう
Hirohide Shimoguchi
KDDI Business ID におけるアジャイル開発と検証フロー
KDDI Business ID におけるアジャイル開発と検証フロー
ques_staff
Dodai projectの紹介
Dodai projectの紹介
Osamu Habuka
20121119.dodai projectの紹介
20121119.dodai projectの紹介
Osamu Habuka
とあるWeb企業でのDebianシステムの使い方。
とあるWeb企業でのDebianシステムの使い方。
Kouhei Maeda
ビビッド・パワポ・オペレーションβ ~エンジニアのための、ゆるふわパワポ術~(qpstudy 2013.01 LT)
ビビッド・パワポ・オペレーションβ ~エンジニアのための、ゆるふわパワポ術~(qpstudy 2013.01 LT)
Masahito Zembutsu
ひしめき合うOpen PaaSを徹底解剖! PaaSの今と未来
ひしめき合うOpen PaaSを徹底解剖! PaaSの今と未来
Kazuto Kusama
Docker PaaSとしての OpenShift, Deis, Flynn比較
Docker PaaSとしての OpenShift, Deis, Flynn比較
Kazuto Kusama
Duotone の子テーマを作ろう、そうしよう - Wordcamp Fukuoka 2010
Duotone の子テーマを作ろう、そうしよう - Wordcamp Fukuoka 2010
Odyssey Eightbit
PostgreSQL開発コミュニティに参加しよう!(PostgreSQL Conference Japan 2021 発表資料)
PostgreSQL開発コミュニティに参加しよう!(PostgreSQL Conference Japan 2021 発表資料)
NTT DATA Technology & Innovation
今時のDev opsの取り組み事例集
今時のDev opsの取り組み事例集
Wataru NOGUCHI
Verilog-HDL Tutorial (2)
Verilog-HDL Tutorial (2)
Hiroki Nakahara
密着! nibohsiデプロイ 13:00-13:05 - railsアプリのデプロイ事例 -
密着! nibohsiデプロイ 13:00-13:05 - railsアプリのデプロイ事例 -
Yukihiko SAWANOBORI
Visual Studio 2012 Native Debugger Feature
Visual Studio 2012 Native Debugger Feature
Kazushi Kamegawa
Bussiness man drupal_20160704
Bussiness man drupal_20160704
Hidekazu Ikeda
Openstack kolla 20171025 josug v3
Openstack kolla 20171025 josug v3
Takehiro Kudou
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
Hideharu MATSUFUJI
Similar to Verilog-HDL Tutorial (3)
(20)
Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Seeed Studioで基板を作ろう
Seeed Studioで基板を作ろう
KDDI Business ID におけるアジャイル開発と検証フロー
KDDI Business ID におけるアジャイル開発と検証フロー
Dodai projectの紹介
Dodai projectの紹介
20121119.dodai projectの紹介
20121119.dodai projectの紹介
とあるWeb企業でのDebianシステムの使い方。
とあるWeb企業でのDebianシステムの使い方。
ビビッド・パワポ・オペレーションβ ~エンジニアのための、ゆるふわパワポ術~(qpstudy 2013.01 LT)
ビビッド・パワポ・オペレーションβ ~エンジニアのための、ゆるふわパワポ術~(qpstudy 2013.01 LT)
ひしめき合うOpen PaaSを徹底解剖! PaaSの今と未来
ひしめき合うOpen PaaSを徹底解剖! PaaSの今と未来
Docker PaaSとしての OpenShift, Deis, Flynn比較
Docker PaaSとしての OpenShift, Deis, Flynn比較
Duotone の子テーマを作ろう、そうしよう - Wordcamp Fukuoka 2010
Duotone の子テーマを作ろう、そうしよう - Wordcamp Fukuoka 2010
PostgreSQL開発コミュニティに参加しよう!(PostgreSQL Conference Japan 2021 発表資料)
PostgreSQL開発コミュニティに参加しよう!(PostgreSQL Conference Japan 2021 発表資料)
今時のDev opsの取り組み事例集
今時のDev opsの取り組み事例集
Verilog-HDL Tutorial (2)
Verilog-HDL Tutorial (2)
密着! nibohsiデプロイ 13:00-13:05 - railsアプリのデプロイ事例 -
密着! nibohsiデプロイ 13:00-13:05 - railsアプリのデプロイ事例 -
Visual Studio 2012 Native Debugger Feature
Visual Studio 2012 Native Debugger Feature
Bussiness man drupal_20160704
Bussiness man drupal_20160704
Openstack kolla 20171025 josug v3
Openstack kolla 20171025 josug v3
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
More from Hiroki Nakahara
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
Hiroki Nakahara
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
Hiroki Nakahara
FPGAX2019
FPGAX2019
Hiroki Nakahara
SBRA2018講演資料
SBRA2018講演資料
Hiroki Nakahara
DSF2018講演スライド
DSF2018講演スライド
Hiroki Nakahara
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
Hiroki Nakahara
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
Hiroki Nakahara
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
Hiroki Nakahara
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
Hiroki Nakahara
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
Hiroki Nakahara
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
Hiroki Nakahara
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
Hiroki Nakahara
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
Hiroki Nakahara
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
Hiroki Nakahara
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
Hiroki Nakahara
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
Hiroki Nakahara
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
Hiroki Nakahara
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
Hiroki Nakahara
Naist2015 dec ver1
Naist2015 dec ver1
Hiroki Nakahara
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Hiroki Nakahara
More from Hiroki Nakahara
(20)
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
FPGAX2019
FPGAX2019
SBRA2018講演資料
SBRA2018講演資料
DSF2018講演スライド
DSF2018講演スライド
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
2値化CNN on FPGAでGPUとガチンコバトル(公開版)
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
Naist2015 dec ver1
Naist2015 dec ver1
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Recently uploaded
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
Tokyo Institute of Technology
The_Five_Books_Overview_Presentation_2024
The_Five_Books_Overview_Presentation_2024
koheioishi1
TokyoTechGraduateExaminationPresentation
TokyoTechGraduateExaminationPresentation
YukiTerazawa
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ssusere0a682
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ssusere0a682
UniProject Workshop Make a Discord Bot with JavaScript
UniProject Workshop Make a Discord Bot with JavaScript
yuitoakatsukijp
Recently uploaded
(6)
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
東京工業大学 環境・社会理工学院 建築学系 大学院入学入試・進学説明会2024_v2
The_Five_Books_Overview_Presentation_2024
The_Five_Books_Overview_Presentation_2024
TokyoTechGraduateExaminationPresentation
TokyoTechGraduateExaminationPresentation
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習105 -n人囚人のジレンマモデル- #ゲーム理論 #gametheory #数学
UniProject Workshop Make a Discord Bot with JavaScript
UniProject Workshop Make a Discord Bot with JavaScript
Verilog-HDL Tutorial (3)
1.
1 Verilog-HDL 講習会DE0編(3) Verilogの基礎と 論理シミュレーション 12, June,
2013 鹿児島大学 中原 啓貴
2.
2 • ピン配置が面倒くさいので、デフォルト のプロジェクトを読み込みましょう! (DE0に限った事ではないが、Terasic製品はサンプルCD-ROMの プロジェクトを改変するのが楽でお勧め) DE0付属のCD-ROM Demonstrations 内の "DE0_Top"フォルダの ファイル全てを C:¥verilog¥DE0_tutorial_3¥ 内にコピー
3.
DE0_TOP.qpfをダブルクリック してQuartus IIを起動 3 Pin Plannerを開いてみると ピン配置が終わっている!
4.
4 今回は全加算器を設計します x_in y_in carry in carry out sum out 半加算器 x_in y_in carry in sum out carry out 0 0
0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 SW[0] SW[1] SW[2] LEDG[1] LEDG[0] DE0ボードを使うので, スライドスイッチ(SW)と 緑LED(LEDG)に入出力を割当てています
5.
Verilog-HDLを入力 5 ダブルクリック Verilog-HDLの テンプレートが 表示されるので コードを入力 コード入力したら保存を忘れずに!
6.
6 入力するVerilog-HDL
7.
7 module モジュール名( ポートリスト ); ポート宣言 レジスタ宣言 ネット宣言 回路記述 • 組合せ回路 • 順序回路 endmodule ポート・リスト ポート宣言 ネット宣言 全加算器の 回路記述部 文の終わりはセミコロン「;」 最初に「module」を書く 最後は「endmodule」を書く Verilog-HDLの基本構造 半加算器の記述例
8.
8 モジュールとポートの宣言 topmodule_first_verilog x_in y_in carry_in sum_out carry_out モジュール:回路を表現する箱のようなもの ポート:入出力
9.
9 ネット宣言 x_in y_in carry in carry out sum out 半加算器 ネット:回路の様々な構成要素を接続 w1 w3 w2
10.
10 assign文 x_in y_in carry in carry out sum out 半加算器 組合せ回路を記述 w1 w3 w2
11.
11 assign文 (Cont'd) x_in y_in carry in carry out sum out 半加算器 「 」:
NOT 「&」: AND 「^」: EXOR 「 ^」: EXNOR 「¦」: OR w1 w3 w2
12.
12 注意! assign 文には演算の優先度がある! 優先度の変更は「()」を使う assign f
= a & b ¦ c; assign f = a & (b ¦ c); a b c b c a f f
13.
今回はテンプレートを使用 13 モジュール名 ポート宣言は既に記述済み 自分のVerilog-HDLを 最初から読んで、 SW, LEDGの宣言を 探してみよう
14.
論理シミュレーション (RTLシミュレーション) • テストベンチを記述必要がある! 14 SW[0] SW[1] SW[2] LEDG[1] LEDG[0] 半加算器 w1 w3 w2 テストベンチ(要は更に外側にシミュレーション用の 仮想モジュールをかぶせる)
15.
シミュレータのパス指定 (インストール後に1回行えばよい) 15 デフォルトのインストール先にパスを指定 C:¥altera¥13.0¥modelsim_ase¥win32aloem "Options"を選択 "EDA Tool Options" を選択 "ModelSim-Altera" のパスを修正
16.
シミュレータの指定 (プロジェクト毎に1回行えばよい) 16 デバイス名(ここではCyclone III)を 右クリックして「Settings...」を選択
17.
17 "EDA Tool Settings"の "Simulation"を選択 "Tool
name"で"ModelSim-Altera"を選択 "Format for output netlist"で"Verilog-HDL"を選択
18.
18 合成の実行 クリック コンピュータ (Quartus II)に I/Oの設定を読み込ませる ために合成を行います。 "Full
Compilation was succesful"と 表示されればOK
19.
テストベンチのテンプレート生成 19 「Start Test Bench Template
Writer」を選択
20.
テストベンチの読み込み (プロジェクト毎に1回行えばよい) 20 シミュレータ指定と 同じく、Settingsを呼び出し、 "EDA Tool Settings"の "Simulation"を選択 "Compile
test bench"にチェックをつけて、 Test Benchesをクリック
21.
テストベンチの読み込み 21 "New"をクリック "Test bench and
simulation files" の File name 内の「...」をクリック
22.
テストベンチを読み込み (デフォルト設定では、プロジェクトを置いている フォルダ/simulation/modelsim内に 「プロジェクト名.vt」で置いている) 22 テストベンチを選択 (拡張子は「.vt」)
23.
テストベンチ名と トップモジュール名の設定 23 テストベンチ名はプロジェクト名(ここではDE0_TOP) テストベンチのトップ・モジュール名は テンプレート生成をしていれば 「テストベンチ名」+「_vlg_tst」 Add をクリックして プロジェクトに テストベンチを追加 あとは全てOKでよいです。
24.
ModelSim(Altera版)の起動 24 クリック こんなスプラッシュ ウインドウが起動します...
25.
25 Linarayタブをクリック "rtl_work"を展開 テストベンチ名を 右クリックして 「Edit」を選択し、 テストベンチを修正します
26.
修正内容 26 initial∼begin間に SWの値を記述。 always∼endを コメントアウト (「/*」と「 */」で挟む)
27.
27 修正したら保存ボタンをクリック テストベンチ名を右クリックして「Recompile」を選択 再度、右リックして「Simulate」を選択
28.
シミュレーション波形の追加 28 Objects ウインドウで "SW"を展開する [2],[1],[0]を選択し、 右クリック→「Add Wave」をクリック "Wave"ウインドウに 波形名が追加される
29.
LEDG[1],[0]も追加しましょう 29
30.
シミュレーションの実行 30run 3ns と入力し、リターンキーを押す シミュレーション結果が 波形で表示される!
31.
31 テストベンチは外部へ接続しないので ポート宣言は不要 テスト入力信号宣言(reg 宣言) テスト出力信号宣言(wire 宣言) ユーザが記述した モジュール テスト入力信号初期値 100単位時間遅らせる命令 精度
1ps, 単位時間: 1ns テストベンチの最初に定義済み ここにテストベンチを書く テストベンチの 記述例 (テンプレートと 比較してみよう!)
32.
【余談】Verilog-HDLコードの修正 シミュレーションで不具合が見つかったとき 32 修正したいHDLを右クリック→「Edit」で 開いて修正する 再度右クリックして「Recompile」 Transcript(さっき「run 3ns」と入力したところ) で「restart」→「run **ns」とシミュレーションを 再実行するとよい
33.
33 合成の実行 クリック Quartus IIに戻って 合成しましょう "Full Compilation
was succesful"と 表示されればOK
34.
34 FPGAをPCに接続し、 電源を入れます 1. ACアダプタを接続 2. USBケーブルを介して PCとFPGAボードを接続 3.
電源スイッチをオン
35.
35 Programmer (書き込みツール)の起動 クリック
36.
36 コンフィギュレーションを開始 USB-Blaster, JTAGモード, Programにチェックを確認 確認したら Start
を クリック Progress に "100%(Successful)" と表示されれば成功
37.
動作確認 シミュレーション結果と一致しましたか? 37 スライドスイッチ(SW0,SW1,SW2)を 動かして, LEDG0, LEDG1が 半加算器として動作するかチェック
38.
38 課題 • 1. 全加算器をFPGAボード上に実現しなさい ‒
LED, スライドスイッチは適切に選択 • 2. 次の回路をシミュレーションする. また, FPGAボード上に実現し, 動作を確認する. この回路は何か?
Download now