一般に遅延依存(Delay Sensitive)の非同期回路は遅延非依存(Delay Insensitive, DI)の非同期回路と比べて設計・検証のコストが高いが，得られる回路はスピードと回路面積に優れている．遅延依存回路の検証コストが高い要因の一つとして形式手法によるプロパティ・チェックができない点が挙げられるが，本稿ではこれを可能とする形式検証体系を提案する．提案の検証体系は様相論理の一種である多重様相論理に基づいており，回路中のある信号が ゲートを通る前と通った後を別の世界として扱うことで遅延の抽象化を行っている．この検証体系を用いた例として遅延依存のFIFOの検証を示す．

1. 1
多重様相論理による
遅延依存非同期回路の形式検証体系
2015.09.17 西村俊二

2. 背景と問題点
2
 同期回路と比べ，非同期回路の設計は複雑だが性能には
期待できる： 設計容易
同期回路
遅延非依存
(Delay Insensitive, DI)
回路
遅延依存回路
高性能
 遅延依存回路はその動作がゲートやワイヤの遅延値に依
存するため，上流工程での検証が困難．

3. 先行研究と本研究
3
 遅延依存回路の検証手法としては，時間オートマトンなどのモデ
ルに基づき，状態空間を探索する方法が知られている．
 状態空間を用いる方法では回路規模の増大に伴い計算量の
爆発が起き，結果が得られるとは限らない．
 本研究では，状態爆発の問題を避けるべく，新たな回路モデル
と，その上で動作の検証を可能とする体系を提案する．
 回路モデルは様相論理に基づき，検証手法としては定理証明
の手法を用いる．

4. 様相論理 (1/2)
必然性や可能性を扱う論理．
状況によって命題の真偽が変わりうる．
 様相論理の一種（時相論理）の例
「晴れてる」
次の日
4
次の日
true falsetrue
状況の移り変わりが「次の日」のみ → 多重でない様相論理

5. 様相論理 (2/2)
 多重様相論理の例
5
先生
クレオパトラは
右利きだった
学生
講義
クレオパトラは
右利きだった
学生
読書
クレオパトラは
左利きだった！
議論…
状況の移り変わりが色々 → 多重様相論理

6. 以下の三つの要素の組(W,R,V)をクリプキ構造という．
 W は可能世界の集合である．
 R は到達可能性と呼ばれる世界の間の二項関係である．
（前ページまでの例でいうと矢印がR）
 V は各世界における命題の解釈である．
クリプキ構造の定義
6

7. 回路モデルの定義 (1/2)
7
 回路をグラフで表す．
（信号を頂点とする）
 グラフの辺をクリプキ構造の
R（到達可能性）として
可能世界を展開
a
b
c
d
a
b
INV
c d
a
b
INV
c d
（この場合変化なし）

8. 回路モデルの定義 (2/2)
8
回路をグラフで表す
a
b
c
a c
b
*AND a
b
c
可能世界を展開
c
c
c
a
b
a
b
INVを通った c と通らない c は別の世界

9. 遅延モデルの妥当性
9
x
y
z
a
b
c
a
b
c
到達可能性の矢印が抽象的な遅延を表している．
各遅延値を未知の変数とした配線遅延モデルと同等．

10. 推論規則
定理証明の手法で検証を行うために，推論規則を定義する．
10
a
b
c
d
a
b
INV
c d
INV
c=0 d=1
INV
c=1 d=0
= INVの規則
*AND
a=0 c=0
*AND
b=0 c=0
a=1
c=1
b=1
ANDの規則
INV
a=0
d=1C=0
a=0を仮定するとd=1が導かれる．
推論の例：
信号a=0とすると然るべき遅延の後, 信号d=1となる．

11. タイミング制約の表現
相対的なタイミング制約を以下のように表現可能．
11
a
b
c
c
c
a
b
a
b
c
c
c
a
b
∃
∃
早
遅早
遅

12. タイミングを考慮した検証例 (1/2)
INVを通るパスの方が遅いとすると：
12
a
c
グリッチ・ノイズが発生する
∃Δ
a=0
仮定
結論
c=0
∃Δ’
b=1
Δ’
1
0
1 0
a
b
c

13. タイミングを考慮した検証例 (2/2)
INVを通るパスの方が早いとすると：
13
∃Δ
a=0
仮定
結論
c=0
b=0
1０
０
Δ’
∃Δ’
a
c
グリッチ・ノイズは発生しない
a
b
c

14. 非同期FIFOの検証 (1/4)
遅延依存の非同期FIFOを検証対象とする．
14
ANDN
S
SR-FF
R
Q
D-Latch
EN
D
RQ
ACK
D
RQ
ACK
ユニットユニット ユニット
Din
Write (=RQ)
Full (=ACK)
Dout
Read (=ACK)
Empty (=RQ)

15. 非同期FIFOの検証 (2/4)
D-Latchの推論規則は以下のように定める．
15
Din=a Dout=a
EN=1
Dout=a
EN=0
D-Latch
Din Dout
EN
Din Dout
EN
reg
reg Dout=a
グラフ表現：
（regは内部のフィードバック・ループに相当）
推論規則：
（透過）
（保持）

16. 非同期FIFOの検証 (3/4)
FIFOとして動作するために必要なタイミング制約を確定させる．
16
S
SR-FF
R
Q
D-Latch
EN
D
RQ
ACK
ANDN
S
SR-FF
R
Q
EN
前ユニット 後ユニット
上回りのパスの方が早くなくてはならない．
= 前ユニットのデータが届いてから後ユニットがラッチする

17. 非同期FIFOの検証 (4/4)
“ 回路がステーブルな状態からデータ及び RQ=1 が与えられると，
然るべき後にそのデータが次のユニットの D-Latch に保持される．”
17
Δ2
Δ1
D=a D=a
D=a
D=a
D=a
D=a
RQ=1
ACK=1
RQ=1 RQ=0
D=a
D
RQ=0 RQ=1
*
*
(1)仮定
(2)
(3)
(4)
(5)結論
(3)
reg
前スライドの制約は Δ1 の箇所に効いている．
前ユニット 後ユニット

18. まとめと課題
 遅延依存の非同期回路の形式検証を可能とする体系
 定理証明手法なので状態爆発問題が無い
 ただし証明は（現在のところ）人手で行う必要がある
 課題
 回路モデルの厳密な形式化
→ モデルの妥当性の証明
 証明自動化の可能性検討
（時間オートマトンによる方法との比較）
18