同期回路は多くの場合Dフリップフロップ(D-FF)同期回路を指すが，D-FF同期回路のみが同期という概念の全てを十分に表しているとは考えられない．つまり，既存の同期回路というクラスは概念的に定められたクラスではないため，理論的立場からの，より良い同期回路クラスの定義が存在しうる．本稿では回路内部の構造に言及することなく，回路の外部からの視点，つまり機能的な視点から同期回路を論じ，“広義の同期回路”という概念を提案する．これにより従来の意味での同期回路及びディジタル回路全体へのより深い理解が得られるはずである．

1. 1
同期回路の機能的定義による
同期概念の形式化
2016.11.25 @MSS
西村俊二

2. Introduction [1/5]
[従来の定義1]：同期回路 ＝ フィードバック・ループにD-FFを持つ回路
組合せ回路
D-FF
入力 出力
ステート出力
クロック
ステート入力
（図は単一のクロックで制御されるケース）
⇒ ステート・マシンと同等であり、広く使われている．

3. Introduction [2/5]
[従来の定義1’]：
（いわゆるマルチクロック同期）
組合せ回路
D-FF
入力 出力
ステート出力
クロック1
ステート入力
D-FFクロック2
複数種類のクロックについても含めて
“同期回路”とされる場合もある．

4. Introduction [3/5]
 回路クラスとしての同期回路
組合せ回路，順序回路のような回路クラスとして見るには，
同期回路のD-FFによる定義は視野が狭すぎないか？
（D-FFとはそんなに特別なものなのか？）
 他方，
[従来の定義2]：制御信号の変化に基づいてステートが変化すること
を同期とする考え方もある．

5. Introduction [4/5]
フィードバック・ループにメモリを持つ回路を考える．
[従来の定義2]にマッチするが，これは同期回路と言って良いものだろうか…？
理論的には任意の過去の入力を参照できるので，これは順序回路全体
を表しているようなもの．
⇒ 我々はこれを同期回路と考えない
メモリ
データ
ライト
コントロール, アドレス
データ
リード
組合せ回路
入力 出力
ステート出力ステート入力

6. Introduction のまとめ
 D-FFを用いた定義 [従来の定義1] ⇒ 狭過ぎる
制御信号でステート変化 [従来の定義2] ⇒ 広過ぎる
 この間に位置する同期回路クラスを定義したい．
本研究では回路内部の構造に言及することなく，回路
の外部からの視点，つまり機能的な視点から同期回路
を論じ，“広義の同期回路” という概念を提案する．

7. メインのアイデア [1/6]
時間は半順序集合とし，回路は
過去の入力に依存して出力を定める関数 (InPast → Out)とする．
例えば，時刻t1での出力を定める関数ft1は t1の過去の全ての入力
（時刻t0での入力など）に依存する．
t1
時間
ft1の定義域
関数ft1
t0 t2
ft2の定義域
関数ft2
注意：
“定義域”とは
InPastでなく，
Past を指すもの
とする．

8. メインのアイデア [2/6]
D-FF同期回路の定義域に注目．
定義域
t0
定義域
t1 t2 t3
クロック
 定義域はクロック・エッジに限定できる．
 時間の進行と供に，定義域が包含関係となっている．

9. メインのアイデア [3/6]
マルチクロック同期回路の定義域：
やはり，時間の進行と供に定義域が包含関係となっている．
クロック1
クロック2

10. メインのアイデア [4/6]
直列D-FF同期回路（下図）の定義域：
組合せ回路
D-FF D-FF
入力 出力
ステート出力
クロック
ステート入力
クロック
包含関係にはなっていないが，時間の進行と供に，定義域も
時間方向に進行する感じはある．⇒ 順序保存性

11. メインのアイデア [5/6]
メモリ装備回路の定義域：
時間の進行と定義域変化の間に関係性が見られない．
t0 t1
メモリ
コントロール信号
t1のデータ
をリード
t0のデータ
をリード
ステート
をライト
ステート
をライト
t2 t3

12. メインのアイデアのまとめ
本研究の提案は “順序保存＝同期回路”．
D-FF同期回路，
マルチクロック同期回路
包含
直列D-FF同期回路順序保存 順序保存でない
メモリ装備回路
定義域の変化について…

13. 半構造モデルでの理論展開 [1/6]
 従来：回路の内部について言及 ⇒ 構造モデル
本研究：回路の外部からの視点で観察 ⇒ 機能モデル
 この間の橋渡しのために半構造モデルを考える．
構造モデル 半構造モデル 機能モデル
抽像的具体的
従来 研究の目的

14. 半構造モデルでの理論展開 [2/6]
 構造モデル（＝従来）
 半構造モデル
f
入力 出力
ステート出力
時刻 t0
fステート入力
時刻 t1
フィードバック・ディレイ
入力 出力
f
入力 出力
ステート出力
時刻 ta
fステート入力
時刻 tb
時間の順序
入力 出力
直前の値を参照
過去の値を参照

15. ←を参照
半構造モデルでの理論展開 [3/6]
 直前でない時刻のステート出力を参照可能
 D-FF同期回路であれば下のような参照関係：
f f f
ラッチされたステート
クロック
←を参照

16. 半構造モデルでの理論展開 [4/6]
f
 参照先は関数 r（参照関数）で表す．
f f
t0 t1 t2
r(t1)= t0
r(t2)= t0
 r : 時間 → 時間

17. 半構造モデルでの理論展開 [5/6]
 参照関数の例：
メモリ装備回路
： 時間の流れ
： 参照関数
D-FF同期回路
直列D-FF同期回路
順序保存
(order-
preserving)
順序保存
でない

18. 半構造モデルでの理論展開 - まとめ
 半構造モデルについて次を提案：
参照関数が順序保存のものを同期回路とする．
妥当性：
1. 従来の同期回路を含む．⇒ 上位概念
2. 特定の回路要素に依存しない. ⇒ 狭すぎない
3. メモリ装備回路は含まれない. ⇒ 広すぎない
4. ベースとした時間が唯一持つ構造である 順 序 に
基づいている. ⇒ 必然的

19. 機能モデルでの理論展開 [1/3]
回路は，過去の入力に依存して出力を定める関数．
定義域
t0
定義域
t1 t2 t3t1
ft1の定義域 ft1
t2
ft2の定義域 ft2
一般的な定義域＝過去 特定の回路クラス⇒より限定される
定義域を与える関数 d : T → P(T) に注目
時間 時間のべき集合

20. 機能モデルでの理論展開 [2/3]
 R が半順序となっているとき，d を順序構成的と呼ぶ．
順序構成的 ＝ Tの順序をP(T)に導入
＝ Tの順序をP(T)上に再定義
 P(T) に，定義域関数 d から導かれる二項関係 R を定義できる：
t0 < t1 ⇒ (d t0) R (d t1)
 例： t0 t1 t2 t3
{t0,t1} R {t0,t2}d t2
d t3

21. 機能モデルでの理論展開 - まとめ
 次を提案：
定義域関数が順序構成的なものを同期回路とする．
 これは半構造的同期回路を含む．
⇒ 従来の同期回路を含む．
 D-FF同期回路の位置付け
（一般にべき集合には包含関係による順序が定まるが，）
P(T)に導かれるのが包含順序 ⇔ D-FF同期回路．
D-FF同期回路は，上の定義においても唯一の特別なクラスといえる．

22. まとめ
同期回路の新たな定義を提案
 その妥当性：
1. 従来の同期回路を含む．⇒ 上位概念
2. 特定の回路要素に依存しない. ⇒ 狭すぎない
3. メモリ装備回路は含まれない. ⇒ 広すぎない
4. ベースとした時間が唯一持つ構造である 順 序 に基づ
いている. ⇒ 必然的
 問題意識：同期回路とは？
D-FFを用いた定義 ⇒ 狭すぎる
制御信号でステート変化するもの ⇒ 広すぎる

23. 半構造モデルでの理論展開 – 補足
⇔ FIFO同期回路（下図）で表せる．
定理：参照関数が順序保存
組合せ回路
FIFO
入力 出力
ステート出力
制御信号
ステート入力