1. – Hai bộ định thời/bộ đếm 8-bit với chế độ so sánh và bộ đếm trước riêng biệt
– Khóa lập trình để bảo mật phần mềm
– Giao diện nối tiếp 2 dây định hướng byte (tương thích với Philips I2 C)
– 131 Lệnh mạnh mẽ – Thực hiện hầu hết chu kỳ đồng hồ đơn lẻ – 32 x 8
Thanh ghi làm việc cho mục đích chung
– USART nối tiếp có thể lập trình
Lập trình trong hệ thống bằng chương trình khởi động trên chip
– Sáu chế độ ngủ: Không hoạt động, Giảm tiếng ồn ADC, Tiết kiệm năng lượng, Tắt nguồn, Chờ,
– Lưu giữ dữ liệu: 20 năm ở 85°C/100 năm ở 25°C(1)
– Hệ số nhân 2 chu kỳ trên chip
• Phân đoạn bộ nhớ không bay hơi có độ bền cao
Đo nhiệt độ – ADC 10-bit 6 kênh
trong gói PDIP
– Hoạt động hoàn toàn tĩnh
– SRAM nội bộ 512/1K/1K/2K byte (ATmega48P/88P/168P/328P)
– Bộ tạo dao động được hiệu chỉnh bên trong
– Ngắt và đánh thức khi thay đổi pin • Tính
năng vi điều khiển đặc biệt
– Sáu kênh PWM – ADC 10
bit 8 kênh trong gói TQFP và QFN/MLF
• Mức tiêu thụ điện năng thấp ở 1 MHz, 1,8V, 25°C đối với ATmega48P/88P/168P:
– Bộ hẹn giờ Watchdog có thể lập trình với Bộ tạo dao động trên chip riêng biệt
– Một Bộ định thời/Bộ đếm 16-bit với Bộ định tỷ lệ trước riêng biệt, Chế độ so sánh và Chụp
Tính năng • Bộ
vi điều khiển AVR® 8 bit hiệu suất cao, công suất thấp • Kiến trúc
RISC nâng cao
(ATmega48P/88P/168P/328P)
và Chế độ chờ mở rộng
– Nguồn ngắt bên ngoài và bên trong
– Giao diện nối tiếp SPI Master/Slave
Hoạt động đọc-trong khi-ghi thực sự
– Chế độ hoạt động: 0,3
mA – Chế độ tắt nguồn: 0,1 µA –
Chế độ tiết kiệm năng lượng: 0,8 µA (Bao gồm 32 kHz RTC)
Cách thức
Đo nhiệt độ
– 4/8/16/32K byte bộ nhớ chương trình Flash tự lập trình trong hệ thống
– Phần mã khởi động tùy chọn với Bit khóa độc lập
– Đặt lại khi bật nguồn và Phát hiện mất điện có thể lập trình
– Bộ đếm thời gian thực với Bộ tạo dao động riêng
– 256/512/512/1K byte EEPROM (ATmega48P/88P/168P/328P)
– Lên đến 20 Thông lượng MIPS ở 20 MHz
– Chu kỳ ghi/xóa: 10.000 Flash/100.000 EEPROM
– Bộ so sánh tương tự trên chip
ATmega48P/V
Sơ bộ
vi điều khiển
Tốc biến
ATmega328P
8 bit
có thể lập trình
ATmega168P/V
Byte trong hệ thống
ATmega88P/V
Bản tóm tắt
với 4/8/16/32K
• Tính năng ngoại vi
• I/O và Gói – 23
Dòng I/O có thể lập trình –
PDIP 28 chân, TQFP 32 đầu, QFN/MLF 28 và QFN/MLF 32 chân • Điện áp hoạt
động: – 1,8 - 5,5V đối với ATmega48P / 88P /168PV – 2,7 - 5,5V đối với
ATmega48P/88P/168P – 1,8 - 5,5V đối với ATmega328P • Phạm vi nhiệt độ: –
-40°C đến 85°C • Cấp tốc độ: – ATmega48P/88P/168PV: 0 - 4 MHz @ 1,8 -
5,5V, 0 - 10 MHz @ 2,7 - 5,5V – ATmega48P/88P/168P: 0 - 10 MHz @ 2,7 -
5,5V, 0 - 20 MHz @ 4,5 - 5,5V – ATmega328P: 0 - 4 MHz @ 1,8 - 5,5 V, 0 - 10
MHz @ 2,7 - 5,5V, 0 - 20 MHz @ 4,5 - 5,5V
Phiên bản 8025FS–
AVR–
08/08
Machine Translated by Google
3. 1.1 Mô tả chân cắm
8025FS–
AVR–
08/08
Độ dài xung tối thiểu được đưa ra trong Bảng 28-3 trên trang 320. Các xung ngắn hơn không đảm bảo sẽ
tạo ra một Thiết lập lại.
Cổng B là cổng I/O hai chiều 8 bit với các điện trở kéo lên bên trong (được chọn cho mỗi bit). Bộ đệm
đầu ra của Cổng B có các đặc tính điều khiển đối xứng với cả khả năng nguồn và độ chìm cao. Là đầu vào,
các chân của Cổng B được kéo xuống thấp bên ngoài sẽ cấp nguồn nếu các điện trở kéo lên được kích hoạt.
Các chân của Cổng B ở trạng thái ba trạng thái khi điều kiện đặt lại hoạt động, ngay cả khi đồng hồ
không chạy.
PC6/THIẾT LẬP LẠI
Nếu Cầu chì RSTDISBL được lập trình, PC6 được sử dụng làm chân I/O. Lưu ý rằng đặc tính điện của PC6
khác với đặc tính của các chân khác của Cổng C.
Tùy thuộc vào cài đặt cầu chì lựa chọn đồng hồ, PB6 có thể được sử dụng làm đầu vào cho bộ khuếch đại
dao động đảo ngược và đầu vào cho mạch vận hành đồng hồ bên trong.
Cổng C là cổng I/O hai chiều 7 bit với các điện trở kéo lên bên trong (được chọn cho mỗi bit). Bộ đệm
đầu ra PC5..0 có các đặc điểm ổ đĩa đối xứng với cả khả năng nguồn và độ chìm cao. Là đầu vào, các chân
của Cổng C được kéo xuống mức thấp bên ngoài sẽ cấp nguồn nếu các điện trở kéo lên được kích hoạt. Các
chân của Cổng C ở trạng thái ba trạng thái khi điều kiện đặt lại hoạt động, ngay cả khi đồng hồ không
chạy.
1.1.3
Cổng D là cổng I/O hai chiều 8 bit với các điện trở kéo lên bên trong (được chọn cho mỗi bit). Bộ đệm
đầu ra của Cổng D có các đặc tính điều khiển đối xứng với cả khả năng nguồn và độ chìm cao. Là đầu vào,
các chân của Cổng D được kéo xuống thấp bên ngoài sẽ cấp nguồn nếu các điện trở kéo lên được kích hoạt.
Các chân của Cổng D ở trạng thái ba trạng thái khi điều kiện đặt lại hoạt động, ngay cả khi đồng hồ
không chạy.
3
Cổng B (PB7:0) XTAL1/XTAL2/TOSC1/TOSC2
1.1.5
1.1.4
1.1.2 GND
1.1.6
Các tính năng đặc biệt khác nhau của Cổng C được trình bày chi tiết trong "Chức năng thay thế của Cổng C" trên trang
85.
Cổng D (PD7:0)
Đất.
Cổng C (PC5:0)
1.1.1 VCC
Nếu Bộ tạo dao động RC hiệu chuẩn bên trong được sử dụng làm nguồn xung nhịp chip, PB7..6 được sử dụng làm đầu
vào TOSC2..1 cho Bộ định thời/Bộ đếm không đồng bộ 2 nếu bit AS2 trong ASSR được đặt.
Tùy thuộc vào cài đặt cầu chì chọn đồng hồ, PB7 có thể được sử dụng làm đầu ra từ bộ khuếch đại Dao
động đảo ngược.
Điện áp cung cấp kỹ thuật số.
Các tính năng đặc biệt khác nhau của Cổng B được trình bày chi tiết trong "Chức năng thay thế của Cổng B" ở
trang 82 và "Đồng hồ hệ thống và Tùy chọn đồng hồ" ở trang 26.
Nếu Cầu chì RSTDISBL không được lập trình, PC6 được sử dụng làm đầu vào Đặt lại. Mức thấp trên chân
này lâu hơn độ dài xung tối thiểu sẽ tạo ra Reset, ngay cả khi đồng hồ không chạy.
ATmega48P/88P/168P/328P
Machine Translated by Google
4. Trong gói TQFP và QFN/MLF, ADC7:6 đóng vai trò là đầu vào tương tự cho bộ chuyển đổi A/D.
1.1.8 AREF
4
Các tính năng đặc biệt khác nhau của Cổng D được trình bày chi tiết trong "Chức năng Thay thế của Cổng D" trên trang
88.
Các chân này được cấp nguồn từ nguồn cung cấp tương tự và hoạt động như các kênh ADC 10 bit.
AREF là chân tham chiếu tương tự cho Bộ chuyển đổi A/D.
1.1.7
1.1.9
Các giá trị điển hình có trong biểu dữ liệu này dựa trên các mô phỏng và đặc tính của các bộ vi
điều khiển AVR khác được sản xuất trên cùng một quy trình công nghệ. Giá trị tối thiểu và tối đa
sẽ khả dụng sau khi thiết bị được đặc trưng.
ADC7:6 (Chỉ gói TQFP và QFN/MLF)
1.2 Tuyên bố miễn trừ trách nhiệm
AVCC là chân điện áp cung cấp cho Bộ chuyển đổi A/D, PC3:0 và ADC7:6. Nó phải được kết nối bên ngoài
với VCC, ngay cả khi ADC không được sử dụng. Nếu ADC được sử dụng, nó phải được kết nối với VCC thông
qua bộ lọc thông thấp. Lưu ý rằng PC6..4 sử dụng điện áp cung cấp kỹ thuật số, VCC.
8025FS–
AVR–
08/08
AVCC
ATmega48P/88P/168P/328P
Machine Translated by Google
5. GND
6
CÀI LẠI
KHÁC
AVCC
Máy tính[0..6] ADC[6..7]
PB[0..7]
2
HỢP LÝ
CHƯƠNG TRÌNH
XTAL[1..2]
PD[0..7]
Khoảng cách ban nhạc
hẹn giờ
CÀI LẠI
CỔNG C (7)
Phần mềm
tương tự
CPU
CỔNG D (8)
giám sát
Cái đồng hồ
T/C 16 bit 1
Quyền lực
SPI
Tốc biến
Dao động
cơ quan giám sát
TWI
CẢNG B (8)
EEPROM
cơ quan giám sát
Nội bộ
Chu trình /
Thế hệ
POR / HĐQT &
8bit T/C 0 Chuyển đổi A/D
USART 0
8 bit T/C 2
SRAM
gỡ lỗiWIRE
Dao động
5
Lõi AVR kết hợp một tập lệnh phong phú với 32 thanh ghi làm việc cho mục đích chung. Tất cả 32
thanh ghi được kết nối trực tiếp với Đơn vị logic số học (ALU), cho phép truy cập hai thanh ghi
độc lập trong một lệnh duy nhất được thực hiện trong một chu kỳ xung nhịp. Kết quả
ATmega48P/88P/168P/328P là bộ vi điều khiển 8-bit CMOS công suất thấp dựa trên kiến trúc RISC nâng
cao của AVR. Bằng cách thực hiện các hướng dẫn mạnh mẽ trong một chu kỳ đồng hồ duy nhất, ATmega48P/
88P/168P/328P đạt được thông lượng gần 1 MIPS mỗi MHz cho phép nhà thiết kế hệ thống tối ưu hóa mức
tiêu thụ điện năng so với tốc độ xử lý.
Hình 2-1. Sơ đồ khối
8025FS–
AVR–
08/08
2.1 Sơ đồ khối
DỮ
LIỆU
VCC
GND
ATmega48P/88P/168P/328P
2. Tổng quan
Machine Translated by Google
6. ATmega48P/88P/168P/328P
8025FS–
AVR–
08/08
ATmega48P 256 byte 1 từ hướng dẫn/vector
32K byte
ATmega88P
4K byte
1 từ hướng dẫn/vector
1K byte
8K byte
512 byte
2 từ hướng dẫn/vector
ĐẬP
1K byte
512 byte
2 từ hướng dẫn/vector
ATmega168P
Thiết bị
1K byte
2K byte
16K byte
Tốc biến Kích thước Vector ngắt
EEPROM
512 byte
ATmega328P
Bảng 2-1. Tóm tắt kích thước bộ nhớ
ATmega48P/88P/168P/328P cung cấp các tính năng sau: 4K/8K/16K/32K byte của Flash có thể lập trình
trong hệ thống với khả năng Đọc-While-Write, 256/512/512/1K byte EEPROM, 512/1K/1K/ 2K byte SRAM, 23
dòng I/O mục đích chung, 32 thanh ghi làm việc mục đích chung, ba Bộ định thời/Bộ đếm linh hoạt với
các chế độ so sánh, ngắt bên trong và bên ngoài, USART có thể lập trình nối tiếp, Giao diện nối tiếp
2 dây hướng byte, SPI cổng nối tiếp, ADC 6 kênh 10 bit (8 kênh trong các gói TQFP và QFN/MLF), Bộ
hẹn giờ Watchdog có thể lập trình với Bộ tạo dao động bên trong và năm chế độ tiết kiệm năng lượng
có thể lựa chọn bằng phần mềm. Chế độ Chờ dừng CPU trong khi cho phép SRAM, Bộ định thời/Bộ đếm,
USART, mặt Giao tiếp nối tiếp 2 dây, cổng SPI và hệ thống ngắt tiếp tục hoạt động. Chế độ Power-down
lưu nội dung thanh ghi nhưng đóng băng Bộ tạo dao động, vô hiệu hóa tất cả các chức năng khác của
chip cho đến khi ngắt tiếp theo hoặc thiết lập lại phần cứng. Ở chế độ Tiết kiệm năng lượng, bộ hẹn
giờ không đồng bộ tiếp tục chạy, cho phép người dùng duy trì cơ sở hẹn giờ trong khi phần còn lại
của thiết bị đang ở chế độ ngủ. Chế độ Giảm nhiễu ADC dừng CPU và tất cả các mô-đun I/O ngoại trừ bộ
hẹn giờ không đồng bộ và ADC, để giảm thiểu tiếng ồn chuyển đổi trong quá trình chuyển đổi ADC. Ở
chế độ Chờ, Bộ tạo dao động tinh thể/bộ cộng hưởng đang chạy trong khi phần còn lại của thiết bị
đang ở chế độ ngủ. Điều này cho phép khởi động rất nhanh kết hợp với mức tiêu thụ điện năng thấp.
ATmega88P, ATmega168P và ATmega328P hỗ trợ cơ chế kết hợp chương trình tự đọc-trong khi-ghi thực
sự. Có một Phần Bộ tải khởi động riêng và lệnh SPM chỉ có thể thực thi từ đó. Trong ATmega48P, không
có hỗ trợ Read-While-Write và không có Phần Boot Loader riêng biệt. Lệnh SPM có thể thực thi từ toàn
bộ Flash.
kiến trúc mã hiệu quả hơn trong khi đạt được thông lượng nhanh hơn gấp mười lần so với các bộ vi
điều khiển CISC thông thường.
2.2 So sánh giữa ATmega48P, ATmega88P, ATmega168P và ATmega328P ATmega48P, ATmega88P, ATmega168P và ATmega328P chỉ
khác nhau về kích thước bộ nhớ, hỗ trợ bộ tải khởi động và kích thước vectơ ngắt. Bảng 2-1 tóm tắt
các kích thước vectơ ngắt và bộ nhớ khác nhau cho ba thiết bị.
ATmega48P/88P/168P/328P AVR được hỗ trợ với một bộ công cụ phát triển hệ thống và chương trình đầy
đủ bao gồm: Trình biên dịch C, Trình biên dịch Macro, Trình gỡ lỗi/Trình mô phỏng chương trình,
Trình giả lập trong mạch và bộ công cụ đánh giá.
Thiết bị này được sản xuất bằng công nghệ bộ nhớ không bay hơi mật độ cao của Atmel. ISP Flash trên
chip cho phép bộ nhớ chương trình được lập trình lại trong Hệ thống thông qua giao diện nối tiếp
SPI, bởi bộ lập trình bộ nhớ cố định thông thường hoặc bởi chương trình Khởi động trên chip chạy
trên lõi AVR. Chương trình Khởi động có thể sử dụng bất kỳ giao diện nào để tải xuống chương trình
ứng dụng trong bộ nhớ Flash Ứng dụng. Phần mềm trong phần Flash khởi động sẽ tiếp tục chạy trong khi
phần Flash ứng dụng được cập nhật, cung cấp hoạt động Đọc-While-Write thực sự. Bằng cách kết hợp CPU
RISC 8 bit với Flash tự lập trình trong hệ thống trên chip nguyên khối, Atmel ATmega48P/88P/168P/
328P là một bộ vi điều khiển mạnh mẽ cung cấp giải pháp linh hoạt và tiết kiệm chi phí cho nhiều ứng
dụng điều khiển nhúng.
6
Machine Translated by Google
7. Lưu ý: 1.
Một bộ toàn diện các công cụ phát triển, ghi chú ứng dụng và bảng dữ liệu có sẵn để tải xuống trên
http://www.atmel.com/avr.
Kết quả Đánh giá độ tin cậy cho thấy tỷ lệ lỗi lưu giữ dữ liệu dự kiến thấp hơn nhiều so với 1 PPM
trong 20 năm ở 85°C hoặc 100 năm ở 25°C.
7
8025FS–
AVR–
08/08
ATmega48P/88P/168P/328P
3. Tài nguyên
4. Lưu trữ dữ liệu
Machine Translated by Google
11. ATmega48P/88P/168P/328P
–
–
Kín đáo
CỔNGB6
–
–
–
92
CẢNG
PIND7
–
–
93
Kín đáo
–
–
TOV1
CỔNG0
TIFR1
–
–
OCF2B
PINC1
–
–
DDB2
–
mã PIND3
–
–
CỔNG2
–
DDC4
–
–
–
92
ĐDDH
CỔNG7
–
DDB7
–
mã PINB0
Kín đáo
–
OCF0A
DDD0
Kín đáo
–
–
–
CẢNG1
–
–
–
PINC2
–
–
DDB3
0x1B (0x3B)
0x1A (0x3A)
0x19 (0x39)
0x18 (0x38)
0x17 (0x37)
0x16 (0x36)
0x15 (0x35)
0x14 (0x34)
0x13 (0x33)
0x12 (0x32)
0x11 (0x31)
0x10 (0x31)
0x2F) 0x0E
(0x2E) 0x0D
(0x2D) 0x0C
(0x2C) 0x0B
(0x2B) 0x0A
(0x2A) 0x09
(0x29) 0x08
(0x28) 0x07
(0x27) 0x06
(0x26) 0x05
(0x25) 0x04
(0x27) 0x06
(0x26) 0x05
(0x25) 0x04
(0x24) 0x02
(0x22) 0x01 (0x21) 0x0 (0x20)
PIND4
–
–
–
CỔNG3
DDC5
–
–
–
CỔNG4
–
–
–
mã PINB5
–
–
–
–
DDD5
–
CẢNGB7
ĐRB
CỔNG6
Kín đáo
–
–
92
PORTD
–
Kín đáo
–
–
DDB0
–
OCF1A
CỔNG0
–
DDC2
–
PIND1
–
CỔNGB5
–
–
–
–
mã PINB6
–
–
–
–
mã PIN
DDD6
ICF1
92
Kín đáo
–
PCIFR
–
163
PINC0
Kín đáo
–
–
OCF0B
DDB1
PIND2
–
–
CỔNG1
–
DDC3
–
–
–
CẢNGB2
–
–
mã PINB3
–
–
–
–
DDD3
–
–
–
–
CỔNG4
–
–
PCIF2
PINC5
CHDCND Triều Tiên
CỔNG6
–
–
Kín đáo
DDB6
Kín đáo
–
–
–
DDC0
TIFR0
–
–
93
–
CỔNGB3
–
–
–
mã PINB4
–
–
–
DDD4
–
–
–
CỔNG5
DDD7
–
PINB7
Kín đáo
PINC6
Kín đáo
–
–
92
mã PIN
TIFR2
–
–
93
–
DDC1
–
TOV2
PIND0
140
CỔNG0
Kín đáo
–
–
92
OCF2A
mã PINB1
Kín đáo
–
–
DDD1
–
–
–
CẢNG2
–
–
–
PINC3
CỔNG4
–
–
–
DDB4
PIND5
–
–
PCIF0
DDC6
PINB
–
–
OCF1B
CẢNGB1
–
TOV0
–
mã PINB2
–
–
–
DDD2
–
–
–
CỔNG3
–
–
–
PINC4
CỔNG5
–
–
PCIF1
DDB5
PORTB
PIND6
–
–
Kín đáo –
–
11
bit 7
Tên bit 5
Địa chỉ bit 6 bit 2
bit 3 Bit 0 Trang
bit 1
bit 4
Các thanh ghi dưới dạng không gian dữ liệu sử dụng các lệnh LD và ST, 0x20 phải được thêm vào các địa chỉ này. ATmega48P/88P/
168P/328P là một bộ vi điều khiển phức tạp với nhiều đơn vị ngoại vi hơn mức có thể được hỗ trợ trong 64 vị trí dành riêng trong Opcode cho các lệnh IN
và OUT. Đối với không gian I/O mở rộng từ 0x60 - 0xFF trong SRAM, chỉ có thể sử dụng các lệnh ST/STS/STD và LD/LDS/LDD.
Lưu ý: 1. Để tương thích với các thiết bị trong tương lai, các bit dành riêng phải được ghi bằng 0 nếu được truy cập. Địa chỉ bộ nhớ I/O dành riêng
2. Các thanh ghi I/O trong phạm vi địa chỉ 0x00 - 0x1F có thể truy cập bit trực tiếp bằng cách sử dụng các lệnh SBI và CBI. Trong các thanh ghi này, giá trị
của các bit đơn lẻ có thể được kiểm tra bằng cách sử dụng các lệnh SBIS và SBIC.
4. Khi sử dụng các lệnh I/O cụ thể IN và OUT, phải sử dụng các địa chỉ I/O 0x00 - 0x3F. Khi định địa chỉ I/O
5. Chỉ hợp lệ cho ATmega88P/168P.
không bao giờ nên được viết.
3. Một số Cờ trạng thái bị xóa bằng cách viết một ký tự hợp lý cho chúng. Lưu ý rằng, không giống như hầu hết các AVR khác, các lệnh CBI và SBI sẽ chỉ hoạt
động trên bit đã chỉ định và do đó có thể được sử dụng trên các thanh ghi chứa các Cờ trạng thái đó. Các hướng dẫn CBI và SBI chỉ hoạt động với các thanh
ghi 0x00 đến 0x1F.
8025FS–
AVR–
08/08
Machine Translated by Google
12. 6. Tóm tắt tập lệnh
SBRS
BRBC
k
Rdh:Rdl Rdh:Rdl - K
PC PC + k + 1
EOR
BRMI
Z,N,V
GMB
Rd Rd + Rr
R1:R0 (Rd x Rr) << 1
Chi nhánh nếu bằng hoặc cao hơn
Logic AND Thanh ghi và Hằng số Z,N,V
Gọi gián tiếp đến (Z)
Không có
SBCI
Z,C
Xóa đăng ký
Không có
Z,C,N,V,S
1/2
THÊM VÀO
Phân số nhân có dấu với không dấu
Không có
R1:R0 Rd x Rr
Không có
Rdl,K
1/2
Rd Rd • (0xFF - K)
nếu (Rd = Rr) PC PC + 2 hoặc 3
2
1/2
1
4
Rd,Rr
Đặt (các) Bit trong Thanh ghi
1
1/2/3
1
Không có
Chi nhánh nếu Cờ mang một nửa được xóa
So sánh Đăng ký với Ngay lập tức
Rd, Rr
Z,C,N,V,H
CPSE
Nhánh nếu Carry Set
Thêm ngay vào Word
R1:R0 (Rd x Rr) << 1
Trừ ngay từ Word
SBIS
Z,C,N,V,S
GỌI
SUBI
Rd, Rr
Không có
Rd, Rr
1/2
Phân Số Nhân Không Dấu
Không có
Rd 0xFF
Z, N, V, C, H
Rd, Rr
1/2
Không có
đường
p, b
giảm
2
1/2
Rd,Rr
Bổ sung của một người
1
1
1
Không có
Chi nhánh nếu nhỏ hơn 0, đã ký
FMULS
So sánh
1
3
Rd 0x00 Rd
PC CÒN
k
BRTC
TST
1
2
Bỏ qua nếu Bit trong thanh ghi được đặt
RJMP
Chi nhánh nếu cờ T bị xóa
PHCNDVCĐ
BRHS
Chi nhánh nếu trừ
1
Không có
chương trình con trở lại
MULS
BRCC
VÀ TÔI
Rd Rd v K
PC Z
k
Z,N,V
SBIC
Rd Rd - K
Gián tiếp Nhảy tới (Z)
k
SUB
Rd, Rr
Không có
Z,C,N,V
RETI
Chi nhánh nếu không bằng nhau
Thêm với Mang theo hai Thanh ghi
R1:R0 Rd x Rr
Nhân chữ ký với Unsigned
Không có
Z,C,N,V,H
k
đường
Không có
Rd, K
1/2
2
1/2
Rd Rd Rd
Z, N, V, C, H
Rd, K
1/2
Z,C,N,V,H
Không có
k
SER
BRVC
Thanh ghi logic OR và hằng số
BRNE
Rd Rd • K
máy tính k
k
BRGE
phủ định
Z,N,V
SBRC
k
Rdh:Rdl Rdh:Rdl + K
k
Z,N,V
VÀ
Z,C
Nhân không dấu
Không có
Chi nhánh nếu cờ trạng thái bị xóa
Z,C,N,V,H
Không có
ADC
Z,C
đường
Không có
Rd, K
1/2
1/2/3
Rd Rr C
Rd Rd 1
Rdl,K
1/2
1
4
Rd,K
Rr, b
2
2
1/2
nếu (Rr(b)=0) PC PC + 2 hoặc
3 nếu (Rr(b)=1) PC PC + 2 hoặc
3 nếu (P(b)=0) PC PC + 2 hoặc
3 nếu ( P(b)=1) PC PC + 2 hoặc
3 nếu (SREG(s) = 1) thì PC PC+k + 1 nếu
(SREG(s) = 0) thì PC PC+k + 1 nếu ( Z =
1) thì PC PC + k + 1 nếu (Z = 0) thì
PC PC + k + 1 nếu (C = 1) thì PC
PC + k + 1 nếu (C = 0) thì PC PC + k
+ 1 nếu (C = 0) thì PC PC + k + 1 nếu
(C = 1) thì PC PC + k + 1 nếu (N = 1)
thì PC PC + k + 1 nếu (N = 0) thì PC
PC + k + 1 nếu (N V= 0) thì PC
PC + k + 1 nếu (N V= 1) thì PC PC
+ k + 1 nếu (H = 1) thì PC PC + k + 1
nếu (H = 0) thì PC PC + k + 1 nếu (T
= 1) thì PC PC + k + 1 nếu (T = 0)
thì PC PC + k + 1 nếu ( V = 1) thì PC
PC + k + 1 nếu (V = 0) thì PC PC +
k + 1
R1:R0 Rd x Rr
1
1
Kiểm tra Zero hoặc Minus
s,
ks, k
FMULSU
So sánh với Mang theo
1
3
Rd,Rr
phần bù của hai
CLR
BRVS
Chi nhánh nếu đặt cờ mang một nửa
1
TÔI
BRPL
COM
Rd Rd v K
Không có
Rd Rd + Rr + C
Z,C
Chi nhánh nếu thấp hơn
k
Thanh ghi logic HOẶC
BREQ
k
Rd Rd • Rr
PC Z
SBIW
Z,C
Chi nhánh nếu Cờ trạng thái được đặt
Z,N,V
CPI
IJMP
Không có
Rd, Rr
Không có
Z,N,V
Gọi chương trình con trực tiếp
1
1
p, b
Tăng
So sánh, Bỏ qua nếu bằng nhau
Nhánh nếu Cờ tràn bị xóa
1
3
đường
Bỏ qua nếu Bit trong Thanh ghi I/O được đặt
BRTS
THÁNG MƯỜI HAI
1
Không có
Nhánh nếu Lớn hơn hoặc Bằng, Đã ký
FMUL
ORI
BRLO
k
Rd 0xFF Rd
PC CÒN
R1:R0 (Rd x Rr) << 1
Chi nhánh nếu thực hiện Cleared
Thanh ghi logic AND
BRBS
Rd Rd - K - C
Gọi chương trình con tương đối
Không có
SBC
Rd, Rr
k
Z,N,V
CP
Trừ hai thanh ghi Trừ
hằng số từ thanh ghi Trừ với mang
theo hai thanh ghi Trừ với hằng số
mang theo từ Reg.
HƯỚNG DẪN SỐ HỌC VÀ LOGIC
Phân số nhân có dấu
Không có
Z,N,V
ICALL
1/2
Rd, K
Không có
Rd, Rr
1/2
Z,C,N,V,H
Z,C,N,V,H
k
ADIW
Rd, Rr
Không có
Z,N,V
NGHỈ LẠI
Rd, Rr
1/2
Không có
nhân đã ký
Rd, Rr
1/2
đường
Không có
Rr, b
Xóa (các) Bit trong Thanh ghi
2
1/2/3
Rd K
Rd Rd • Rd
đường
Bỏ qua nếu Bit trong thanh ghi I/O bị xóa
1
1/2/3
Không có
Chi nhánh nếu Plus
gián đoạn trở lại
MULSU
1
2
k
Rd Rd Rr
máy tính k
Nhánh nếu Cờ tràn được đặt
INC
BRHC
2
Rd Rd - Rr - C
Nhảy trực tiếp
k
HOẶC
BRSH
Rd, Rr
1/2
Đặt đăng ký
Không có
Z,C,N,V,H
Rd, Rr
1/2
Không có
đường
Rd,K
Rd,K
1
1/2/3
Rd Rr
Rd Rd + 1
Bỏ qua nếu Bit trong thanh ghi bị xóa
HƯỚNG DẪN CHI NHÁNH
1
4
MUL
k
2
Z, N, V, C, H
Chi nhánh nếu Bộ cờ T
Rd Rd v Rr
PC PC + k + 1
k
SBR
BRLT
k
1
Không có
Rd Rd - Rr
Nhảy tương đối
k
BRCS
Đăng ký HOẶC độc quyền
Thêm hai thanh ghi
Z,C
Chi nhánh nếu bằng nhau
Z,N,V
JMP(1)
GỌI(1)
12
Toán hạng cờ
thuật nhớ Sự miêu tả #Đồng hồ
Hoạt động
ATmega48P/88P/168P/328P
8025FS–
AVR–
08/08
Machine Translated by Google
13. Sự miêu tả Hoạt động
thuật nhớ Toán hạng #Đồng hồ
cờ
13
8025FS–
AVR–
08/08
Tải gián tiếp và trước tháng 12.
(Y) Rr, Y Y + 1
1
Không có
Không có
Đăng ký đẩy trên ngăn xếp
Không có
S 0
Z Z - 1, Rd (Z)
Dịch chuyển logic sang trái
Không có
Rd, - X
Rr
X X - 1, Rd (X)
Z 1 Z1
Chi nhánh nếu ngắt được kích hoạt
Lưu trữ bộ nhớ chương trình
CLS
1
NGOÀI
Tải gián tiếp và Post-Inc.
Hoán đổi Nibbles
2
Y+, Rr
ROR
Tải bit từ T đến Thanh ghi
ST
Z,C,N,V
2
1
HƯỚNG DẪN BIT VÀ KIỂM TRA BIT
LDD
Lưu trữ gián tiếp và trước tháng 12.
đường
Không có
tải gián tiếp
LDI
t
R0 (Z)
Rd(n+1) Rd(n), Rd(0) 0
Rd(n) Rd(n+1), Rd(7) 0
Rd(0) C,Rd(n+1) Rd(n),C Rd(7)
H 1 H1
Không có
Rd, Z Rd (Z)
1
Đặt bit trong thanh ghi I/O
Không có
Rd, P
Rd, X
N 0
Rd (X)
k
Rd K
CLI
SPM
Nạp bộ nhớ chương trình
P Rr
Không có
tải ngay lập tức
GIÂY
ST
Lưu trữ gián tiếp với dịch chuyển
Xóa bộ tràn bổ sung hai phần T trong
SREG
Z,C,N,V
1
2
Cửa hàng gián tiếp
PHÔ MAI MỀM CỦA PHÁP
1
LD
đường
PHIM
Không có
X, Rr
Z Z - 1, (Z) Rr
V
p,b
Không có
Di chuyển giữa các thanh ghi
Rd, - Y
T 1 T1
X X - 1, (X) Rr
I/O(P,b) 0
Không có
C 0
Tải gián tiếp và Post-Inc.
2
1/2
Rd Rr
CLZ
LPM
Lưu trữ trực tiếp đến SRAM
Rd, b
BỘ
Rd, Rr
3
Rd, Z+
-Z, Rr
BST
Đặt cờ không
STD 2
2
LSR
LDS
- X, Rr
Xóa cờ
SREG(s) 1
SREG(s) 0
T Rr(b)
Không có
2
1
Rd, Z+q
2
Không có
(Z) R1:R0
Đặt cờ một nửa trong SREG
(X) Rr
V 0
Xoay phải qua mang
Không có
TÔI
(Z) Rr
Tôi 1 I1
Y Y - 1, Rd (Y)
Không có
Không có
Lưu trữ gián tiếp và trước tháng 12.
STS
1
2
SEV
XÔ
BSET
ST
Z, Rr
tại cảng
Đặt cờ phủ định
CLN
2
Lưu trữ gián tiếp và trước tháng 12.
CBI
1
LD 2
Không có
S
LD
Tải gián tiếp với dịch chuyển
1
2
Z,C,N,V
Không có
SEH
Rd (Z)
Rd (Z + q)
Dịch chuyển hợp lý sang phải
Không có
Y Y - 1, (Y) Rr
N
Z 0
Rd (Y)
Chi nhánh nếu ngắt bị vô hiệu hóa
1
Không có
Tải gián tiếp và trước tháng 12.
C
Rd, Y
1
- Y, Rr
ASR
Đặt thực hiện
ST 2
TTHTCĐ
ST
SBI
LD
Cửa hàng gián tiếp
Cửa hàng gián tiếp
Không có
2
LD
Tải gián tiếp và Post-Inc.
Z,C,N,V
2
Rd(7) C,Rd(n) Rd(n+1),C Rd(0)
Không có
Rd, Z+
H 0
đường
Không có
Xóa bit trong thanh ghi I/O
T 0
Không có
(Y) Rr
Rd (X), X X + 1
1
k
Không có
CỌC Rr
S 1 S1
Rd (Z), Z Z+1
1
tải gián tiếp
Rd, X+
P, Rr
SREG(s)
SES
2
Tải bộ nhớ chương trình và Post-Inc
TRONG
CẦU
LD
Cửa hàng gián tiếp và Post-Inc.
Dịch chuyển số học sang phải
VAI TRÒ
ST
2
Y, Rr
Tải gián tiếp với dịch chuyển
MOVW
Z,C,N,V
1
Không có
Sao chép đăng ký từ
Rd,Y+q
đường
Không có
Không có
Không có
(Z + q) Rr
(k) Rr
Xóa T trong SREG
đường
1/2
Rd+1:Rd Rr+1:Rr
Cổng ra
Rd (Y + q)
tôi 0
t
CLT
3
-
Rd, K
N 1 N1
Tải gián tiếp và trước tháng 12.
Xóa Cờ Zero
Ngắt Toàn cầu Kích hoạt
Ngắt Toàn cầu Tắt Đặt
Cờ Kiểm tra Đã ký Xóa
Cờ Kiểm tra Đã ký Đặt
Tràn bổ sung Twos.
2
SEI
LPM
Nạp bộ nhớ chương trình
Lưu trữ bit từ Thanh ghi đến T
2
Z+q,Rr
k, Rr
BLĐ
ST
HƯỚNG DẪN CHUYỂN DỮ LIỆU
Rd, k
S
Không có
Rd P
Xóa một nửa cờ mang trong SREG
Rd(b)
TC 1 C1
Không có
I/O(P,b) 1
S
Không có
(Z) Rr, Z Z + 1
1
Không có
Không có
Không có
1
(X) Rr, X X + 1
3
CLV
Rd, Rr
Rd, Z
tải gián tiếp
1
Xóa cờ tiêu cực
2
Lưu trữ gián tiếp với dịch chuyển
Đặc khu kinh tế
Rr, b
LPM
Bộ cờ
BCLR
ST
2
Z+, Rr
Tải trực tiếp từ SRAM
LD
1
2
LSL
LDD
CLH
Rd (Z), Z Z+1
X+, Rr
Rd(n) Rd(n+1), n=0..6
Rd(3..0) Rd(7..4),Rd(7..4) Rd(3..0)
Không có
z
(Y + q) Rr
2
Không có
nếu ( I = 1) thì PC PC + k +
1 nếu ( I = 0) thì PC PC + k + 1
Không có
Rd (k)
V 1 V1
Xoay Trái Qua Mang
Không có
1
Rd, Y+
1
Rd (Y), Y Y + 1
rõ ràng thực hiện
SEN
STD
2
Cửa hàng gián tiếp và Post-Inc.
SREG(s)
2
1
2
TRÁO ĐỔI
ST
Y+q,RR
1
2
Cửa hàng gián tiếp và Post-Inc.
p,b
LD
h
đường
Rd, -Z
Không có
LD
ATmega48P/88P/168P/328P
Machine Translated by Google
14. Sự miêu tả
thuật nhớ cờ
Toán hạng #Đồng hồ
Hoạt động
Lưu ý: 1. Các hướng dẫn này chỉ khả dụng trong ATmega168P và ATmega328P.
8025FS–
AVR–
08/08
KHÔNG
đường
không áp dụng
HƯỚNG DẪN ĐIỀU KHIỂN MCU
Pop đăng ký từ ngăn xếp
NGỦ
Thiết lập lại cơ quan giám sát
Không có
WDR Không có
(xem mô tả cụ thể về chức năng Ngủ) (xem mô
tả cụ thể về WDR/bộ hẹn giờ)
Không có
Không có
PHÁ VỠ Chỉ dành cho gỡ lỗi trên chip
Phá vỡ
Rd NGỒI
1
1
2
Không có
1
NHẠC POP
Không hoạt động
Ngủ
ATmega48P/88P/168P/328P
14
Machine Translated by Google
15. ATmega48P/88P/168P/328P
7.1 ATmega48P
8025FS–
AVR–
08/08
7. Thông tin đặt hàng
32A
32M1-A
ATmega48PV-10AU
32M1-A
(-40°C đến 85°C)
2. Bao bì không chứa Pb tuân thủ Chỉ thị Châu Âu về Hạn chế Các chất Nguy hiểm (chỉ thị RoHS). Đồng thời không chứa Halide
và hoàn toàn Xanh.
1,8 - 5,5
32A
ATmega48PV-10MU
Loại gói
Công nghiệp
28M1
ATmega48PV-10PU
Gói phẳng 4 đầu bằng nhựa mỏng (1,0 mm) 32 chì (TQFP)
Mã đặt hàng (2)
28P3
ATmega48P-20MMU
Thân máy 32-pad, 5 x 5 x 1.0, Khoảng cách chì 0,50 mm Quad Flat No-Lead No-Lead/Micro Lead Frame Package (QFN/MLF)
ATmega48P-20PU
32A
Nguồn cấp
28M1
Lưu ý: 1. Thiết bị này cũng có thể được cung cấp ở dạng wafer. Vui lòng liên hệ với văn phòng bán hàng Atmel tại địa phương của bạn để biết thông tin đặt hàng chi tiết
phạm vi hoạt động
Công nghiệp
và số lượng tối thiểu.
28M1
28P3
ATmega48PV-10MMU
3. Xem Hình 28-1 trang 317 và Hình 28-2 trang 318.
28P3
32M1-A
Thân máy 28-pad, 4 x 4 x 1.0, Khoảng cách chì 0,45 mm Quad Flat No-Lead No-Lead/Micro Lead Frame Package (QFN/MLF)
ATmega48P-20AU
(-40°C đến 85°C)
Tốc độ (MHz) Gói(1)
ATmega48P-20MU
2,7 - 5,5
Gói nội tuyến kép bằng nhựa, rộng 28 dây, rộng 0,300 inch (PDIP)
15
20(3)
10(3)
Machine Translated by Google
16. 7.2ATmega88P
20(3)
10(3)
16
32M1-A
ATmega88P-20MU
(-40°C đến 85°C)
32A
và số lượng tối thiểu.
Tốc độ (MHz)
Công nghiệp
32M1-A
2. Bao bì không chứa Pb tuân thủ Chỉ thị Châu Âu về Hạn chế Các chất Nguy hiểm (chỉ thị RoHS). Đồng thời không chứa Halide
và hoàn toàn Xanh.
Nguồn cấp
32A
ATmega88PV-10AU
(-40°C đến 85°C)
Loại gói
Gói nội tuyến kép bằng nhựa, rộng 28 dây, rộng 0,300 inch (PDIP)
28P3
ATmega88PV-10PU
32A
Thân máy 32-pad, 5 x 5 x 1.0, Khoảng cách chì 0,50 mm Quad Flat No-Lead No-Lead/Micro Lead Frame Package (QFN/MLF)
ATmega88P-20AU
2,7 - 5,5
28P3
ATmega88P-20PU
Lưu ý: 1. Thiết bị này cũng có thể được cung cấp ở dạng wafer. Vui lòng liên hệ với văn phòng bán hàng Atmel tại địa phương của bạn để biết thông tin đặt hàng chi tiết
28P3
Mã đặt hàng (2) Gói(1) phạm vi hoạt động
1,8 - 5,5
3. Xem Hình 28-1 trang 317 và Hình 28-2 trang 318.
ATmega88PV-10MU 32M1-A
Công nghiệp
Gói phẳng 4 đầu bằng nhựa mỏng (1,0 mm) 32 chì (TQFP)
8025FS–
AVR–
08/08
ATmega48P/88P/168P/328P
Machine Translated by Google
17. ATmega48P/88P/168P/328P
28P3
ATmega168P-20AU
2,7 - 5,5
Thân máy 32-pad, 5 x 5 x 1.0, Khoảng cách chì 0,50 mm Quad Flat No-Lead No-Lead/Micro Lead Frame Package (QFN/MLF)
Lưu ý: 1. Thiết bị này cũng có thể được cung cấp ở dạng wafer. Vui lòng liên hệ với văn phòng bán hàng Atmel tại địa phương của bạn để biết thông tin đặt hàng chi tiết
32M1-A
ATmega168P-20PU
28P3
và số lượng tối thiểu.
28P3
Công nghiệp
32M1-A
phạm vi hoạt động
Mã đặt hàng (2)
1,8 - 5,5
3. Xem Hình 28-1 trang 317 và Hình 28-2 trang 318.
Công nghiệp
32A
ATmega168PV-10MU 32M1-A
Gói phẳng 4 đầu bằng nhựa mỏng (1,0 mm) 32 chì (TQFP)
ATmega168PV-10PU
20
Gói nội tuyến kép bằng nhựa, rộng 28 dây, rộng 0,300 inch (PDIP)
32A
ATmega168P-20MU
(-40°C đến 85°C)
32A
Tốc độ (MHz)(3) Nguồn cấp
10
2. Bao bì không chứa Pb tuân thủ Chỉ thị Châu Âu về Hạn chế Các chất Nguy hiểm (chỉ thị RoHS). Đồng thời không chứa Halide
và hoàn toàn Xanh.
ATmega168PV-10AU
Gói(1)
(-40°C đến 85°C)
Loại gói
17
7.3ATmega168P
8025FS–
AVR–
08/08
Machine Translated by Google
18. 7.4 ATmega328P
18
ATmega328P-AU
Mã đặt hàng (2)
ATmega328P-PU
ATmega328P- MU
Công nghiệp
Gói(1)
3. Xem Hình 28-3 trang 318.
Loại gói
20
32A
Gói nội tuyến kép bằng nhựa, rộng 28 dây, rộng 0,300 inch (PDIP)
Gói phẳng 4 đầu bằng nhựa mỏng (1,0 mm) 32 chì (TQFP)
Thân máy 32-pad, 5 x 5 x 1.0, Khoảng cách chì 0,50 mm Quad Flat No-Lead No-Lead/Micro Lead Frame Package (QFN/MLF)
32M1-A
1,8 - 5,5
(-40°C đến 85°C)
28P3
32A
28P3
Nguồn cấp
Lưu ý: 1. Thiết bị này cũng có thể được cung cấp ở dạng wafer. Vui lòng liên hệ với văn phòng bán hàng Atmel tại địa phương của bạn để biết thông tin đặt hàng chi tiết
32M1-A
phạm vi hoạt động
và số lượng tối thiểu.
Tốc độ (MHz)(3)
2. Bao bì không chứa Pb tuân thủ Chỉ thị Châu Âu về Hạn chế Các chất Nguy hiểm (chỉ thị RoHS). Đồng thời không chứa Halide
và hoàn toàn Xanh.
8025FS–
AVR–
08/08
ATmega48P/88P/168P/328P
Machine Translated by Google
19. –
0,95 1,00
–
(Đơn vị đo = mm)
6,90
0,45
E1
7,00
3. Độ đồng phẳng của chì tối đa là 0,10 mm.
0,75
1,20
0,80 LOẠI
C
MỘT
0,15
l
6,90
0,30
7,00
Ghi chú:
0,45
9,25
A2
–
2. Kích thước D1 và E1 không bao gồm phần nhô ra của khuôn. cho phép
9,25
D1
e
7.10 Lưu ý 2
KÍCH THƯỚC THÔNG DỤNG
8,75 9.00
–
BIỂU TƯỢNG MIN NOM MAX LƯU Ý
9.00
0,20
b
8,75
–
–
1,05
A1
0,09
1. Gói này tuân theo tham chiếu JEDEC MS-026, Biến thể ABA.
7.10 Lưu ý 2
nhô ra là 0,25 mm mỗi bên. Kích thước D1 và E1 là kích thước kích
thước thân nhựa tối đa bao gồm cả sự không phù hợp của khuôn.
Đ.
0,05
32A
8.1 32A
8025FS–
AVR–
08/08
r
0˚~7˚
Đ.
2325 Đại lộ Orchard
C
mã PIN 1
A1 A2
5/10/2001
32A, 32 dây dẫn, Kích thước thân máy 7 x 7 mm, Độ dày thân máy
1,0 mm, Khoảng cách dây dẫn 0,8 mm, Gói nhựa phẳng Quad Profile mỏng (TQFP)
MỘT
b
BẢN VẼ SỐ.
l
TÁI BẢN
E1 E
e
b
D1
TIÊU ĐỀ
San Jose, CA 95131
19
e
PIN 1 SỐ NHẬN DẠNG
ATmega48P/88P/168P/328P
8. Thông tin đóng gói
Machine Translated by Google
20. ATmega48P/88P/168P/328P
20
3,95
b
2,35
e
1
0,08
Đ.
1,00
2,40
2,35
y
Lưu ý: ID thiết bị đầu cuối số 1 là Tính năng được đánh dấu bằng laze.
0,02
3
–
2,40
0,05
KÍCH THƯỚC THÔNG DỤNG
0,45
e
E2
2,45
1
4,05
0,35
0,22
MỘT
0,20
0,80
3
0,20 GIỚI THIỆU
ID ghim 1
4,00
0,90
C
3,95
l
–
2
4,05
0,00
4,00
D2
–
0,40
(Đơn vị đo = mm)
0,17
2,45
0,00
BIỂU TƯỢNG MIN NOM MAX LƯU Ý
2
0,45
0,27
A1
8025FS–
AVR–
08/08
l
K
r
8.2 28M1
A1
C
MỘT
XEM HÀNG ĐẦU
y
9/7/06
E2
BẢN VẼ SỐ.
K
TÁI BẢN
b
R 0,20
San Jose, CA 95131
D2
e
28M1
0,45
MỘT
e
TITLE
28M1, 28-pad, Thân 4 x 4 x 1,0 mm, Khoảng cách chì 0,45
mm, Pad tiếp xúc 2,4 mm, Gói khung siêu nhỏ (MLF)
XEM MẶT
2325 Đại lộ Orchard
Đ.
COI TỪ DƯỚI
Machine Translated by Google
21. K
K
San Jose, CA 95131
2325 Đại lộ Orchard
TÁI BẢN
32M1-A, 32 miếng đệm, Thân máy 5 x 5 x 1,0 mm, Bước chì 0,50 mm,
Tấm tiếp xúc 3,10 mm, Gói khung vi chì (MLF)
XEM MẶT
32M1-A
25/5/06
XEM HÀNG ĐẦU
COI TỪ DƯỚI
e
BẢN VẼ SỐ.
TIÊU ĐỀ
4,90
E2
4,80
12o
–
A3
1,00
(Đơn vị đo = mm)
5.10
4,75
0,65
E1 E
D1
0,18
D1
D2
0,40
5.10
–
5,00
A1
A2
0,90
P
KÍCH THƯỚC THÔNG DỤNG
5,00
0,30
–
Đ.
0,50 BSC
P
0,20
3,25
A2
2,95
E1
0,23
0,60
3,25
A1 –
l
3.10
–
2,95
0,05
E2
Đ.
3.10
4,80
Lưu ý: JEDEC Standard MO-220, Hình 2 (Anvil Singulation), VHHD-2.
A3
e
0,20 GIỚI THIỆU
4,70
0,50
0,80
4,75
MỘT
–
e
4,70
ID ghim 1
–
0,02
b
e
–
D2
1,00
0,30
4,90
BIỂU TƯỢNG MIN NOM MAX LƯU Ý
MỘT
21
0
8025FS–
AVR–
08/08
1
Chốt số 1
(0,20 R)
2
2
3
0,08 độ C
3
1
r
P
b
K
l
0
ATmega48P/88P/168P/328P
8.3 32M1-A
Machine Translated by Google
22. ATmega48P/88P/168P/328P
22
MÁY BAY NGỒI
8025FS–
AVR–
08/08
0,533
0,762
1.397
–
– –
0,203
E1
–
3.429
1. Kích thước D và E1 không bao gồm Flash khuôn hoặc Nhô ra.
B1
(4 NƠI)
–
34.544
B2
BIỂU TƯỢNG MIN NOM MAX LƯU Ý
7.620
–
34.798 Lưu ý 1
10.160
2.540 LOẠI
–
7.493 Lưu ý 1
MỘT
C
0,381
–
–
Đ.
KÍCH THƯỚC THÔNG DỤNG
–
(Đơn vị đo = mm)
e
3.175
1.143
Ghi chú:
0,356
b
0,508 –
Khuôn Flash hoặc Nhô ra không được vượt quá 0,25 mm (0,010").
7.112
4.5724
l
8.255
–
–
A1
–
eB
1.143
e
r
8.4 28P3
mã PIN
1
B1
BẢN VẼ SỐ.
b
E1
e
TÁI BẢN
28P3
e
MỘT
b
TIÊU ĐỀ
eB
2325 Đại lộ Orchard
A1
San Jose, CA 95131
l
0º ~ 15º
28P3, Gói nội tuyến kép bằng nhựa 28 dây dẫn (Rộng
0,300"/7,62 mm) (PDIP)
B2
THAM KHẢO
Đ.
28/09/01
C
Machine Translated by Google
23. 9. Sai lầm
Không lấy mẫu.
Thư sửa đổi trong phần này đề cập đến việc sửa đổi thiết bị ATmega88P.
Bộ tạo dao động 32 kHz được sử dụng làm bộ đếm thời gian không đồng bộ là không chính xác.
Không có lỗi nào được biết đến.
Thư sửa đổi trong phần này đề cập đến việc sửa đổi thiết bị ATmega48P.
9.2.1
Khắc phục sự cố/Giải pháp thay thế
Không có
linh mục A
9.1.1
9.4.1
Thư sửa đổi trong phần này đề cập đến việc sửa đổi thiết bị ATmega328P.
Linh mục B
Mục sư B
Không có lỗi nào được biết đến.
9.4.2 Rev A
• Bộ tạo dao động 32 kHz không ổn định
Không có lỗi nào được biết đến.
Không có lỗi nào được biết đến.
23
1. Bộ tạo dao động 32 kHz không ổn định
Thư sửa đổi trong phần này đề cập đến việc sửa đổi thiết bị ATmega168P.
9.1.2
Bộ tạo dao động 32 kHz không hoạt động như đồng hồ hệ thống.
linh mục A
9.3.1 Rev A
9.1 Lỗi ATmega48P
9.4 Lỗi ATmega328P
9.2 Lỗi ATmega88P
9.3 Lỗi ATmega168P
ATmega48P/88P/168P/328P
8025FS–
AVR–
08/08
Machine Translated by Google
24. Đã thêm Errata cho ATmega328P rev. B, ”Errata ATmega328P” ở trang 23.
Đã thêm "Đặc điểm DC ATmega328P" ở trang 317.
1.
9.
2.
10. Đã thêm hình "Độ rộng xung đặt lại tối thiểu so với VCC." trên trang 352 cho ATmega48P.
2.
Đã xóa ghi chú 6 và 7 khỏi bảng "Đặc điểm giao diện nối tiếp 2 dây" trên
Số liệu được cập nhật trong "Cấp độ tốc độ" trên trang 317.
11. Đã thêm hình "Độ rộng xung đặt lại tối thiểu so với VCC." trên trang 376 cho ATmega88P.
Mô tả cập nhật của "Con trỏ ngăn xếp" trên trang 12.
3.
Ghi chú được cập nhật trong Bảng 28-4 trong “Đặc điểm Hệ thống và Đặt lại” trên trang 320.
24
1.
Đã cập nhật Bảng 8-9 trong “Bộ tạo dao động tinh thể tần số thấp” trên trang 32.
5.
13. Đã thêm "Đặc điểm tiêu biểu của ATmega328P" trên trang 401. 14.
- ATmega328P chỉ được cung cấp ở tùy chọn 20 MHz.
7.
2.
Đã thêm phần ”Đọc Hàng Chữ ký từ Phần mềm” ở trang 286.
Đã thêm ATmega328P "Dòng cung cấp dự phòng" trên trang 408.
1.
Đã cập nhật ”Bit khóa bộ nhớ chương trình và dữ liệu” trên trang 295 để bao gồm ATmega328P trong phần
mô tả.
số 8.
1.
Đã cập nhật "Cấp độ tốc độ" trên trang 317 cho ATmega328P.
trang 323.
3.
Tiết kiệm năng lượng Các giá trị tối đa đã loại bỏ biểu mẫu "Đặc điểm ATmega48P DC" trên trang 315,
"Đặc điểm ATmega88P DC" trên trang 316 và "Đặc điểm ATmega168P DC" trên trang 316.
Xin lưu ý rằng các số trang giới thiệu trong phần này được tham chiếu đến tài liệu này. Bản sửa đổi tham chiếu
trong phần này đề cập đến bản sửa đổi tài liệu.
Mô tả cập nhật về việc sử dụng các tụ điện bên ngoài trong “Máy tạo dao động tinh thể tần số thấp”
trên trang 32.
Đã cập nhật mã đặt hàng cho ”ATmega328P” ở trang 18 .
4.
12. Đã thêm hình "Độ rộng xung đặt lại tối thiểu so với VCC." trên trang 400 cho ATmega168P.
Đã thêm ghi chú vào "Đơn vị đối sánh địa chỉ" trên trang 222.
Đã cập nhật ”Đặc điểm tiêu biểu của ATmega328P” ở trang 401 với các số Tiết kiệm năng lượng.
6.
Cập nhật thông tin đặt hàng cho ”ATmega328P” trên trang 18.
4.
8025FS–
AVR–
08/08
ATmega48P/88P/168P/328P
10.1 Bản sửa đổi 2545F-08/08
10.2 Bản sửa đổi 2545E-08/08
10.4 Bản sửa đổi 2545C-01/08
10.3 Bản sửa đổi 2545D-03/08
10. Lịch sử sửa đổi bảng dữ liệu
Machine Translated by Google
25. 10.6 Rev. 2545A-07/07
10.5 Rev. 2545B-01/08
1.
7.
4.
6.
12.
14.
9.
số 8.
3.
8025FS–
AVR–
08/08
Đã cập nhật "Tính năng" trên trang 1.
Cập nhật địa chỉ bắt đầu vectơ ngắt trong Bảng 11-5 trang 63 và Bảng 11-7 trang 66.
1.
Đã cập nhật cài đặt chương trình chung và điển hình cho Đặt lại và Địa chỉ vectơ ngắt trong
"Vectơ ngắt trong ATmega168P" ở trang 62 và "Vectơ ngắt trong ATmega328P" ở trang 65.
11. Điều kiện cập nhật cho VOL trong “Đặc điểm DC” trên trang 314.
2. Đã thêm "Lưu giữ dữ liệu" trên trang 7.
Cập nhật "Đo nhiệt độ" trên trang 262.
Đã cập nhật giá trị tối đa cho VIL2 trong "Đặc điểm DC" trên trang 314.
Sửa đổi ban đầu.
Cập nhật Bảng 8-2 trang 28.
Đã thêm "Đặc điểm ATmega48P DC" trên trang 315, "Đặc điểm ATmega88P DC tics" trên trang 316
và "Đặc điểm ATmega168P DC" trên trang 316.
13. Đã cập nhật ”Đặc điểm Hệ thống và Đặt lại” ở trang 320.
25
Đã thêm "Đặc điểm tiêu biểu của ATmega48P" ở trang 329, "Đặc điểm tiêu biểu của ATmega88P" ở
trang 353 và "Đặc điểm tiêu biểu của ATmega168P" ở trang 377.
Đã xóa bảng “Điện dung tải bên trong của Bộ tạo dao động tinh thể tần số thấp“ khỏi “Bộ tạo
dao động tinh thể tần số thấp” trên trang 32.
15. Ghi chú cập nhật trong “Tóm tắt tập lệnh” ở trang 12.
5. Đã xóa bit JTD khỏi “MCUCR – Thanh ghi điều khiển MCU” ở trang 44.
Đã cập nhật ATmega328P ”Fuse Bits” trên trang 296.
10. Đã xóa các hàng VOL3/VOH3 khỏi “Đặc điểm DC” trên trang 314.
ATmega48P/88P/168P/328P
Machine Translated by Google
