Recommended
Recommended
More Related Content
What's hot
What's hot (20)
Viewers also liked
Viewers also liked (20)
Similar to 2015年度GPGPU実践基礎工学 第4回 CPUのアーキテクチャ
Similar to 2015年度GPGPU実践基礎工学 第4回 CPUのアーキテクチャ (20)
More from 智啓 出川
More from 智啓 出川 (20)
2015年度GPGPU実践基礎工学 第4回 CPUのアーキテクチャ
- 1. 長岡技術科学大学 電気電子情報工学専攻 出川智啓 第4回 CPUのアーキテクチャ
- 2. 授業項目 GPGPU実践基礎工学2 1. 学際的分野における先端シミュレーション技術の歴史 2. GPGPUの歴史と応用例 3. GPUクラスタ上でのプログラミング（CUDA） 4. CPUのアーキテクチャ 5. ハードウェアによるCPUの高速化技術 6. ソフトウェアによるCPUの高速化技術 7. シングルコアとマルチコア 8. 並列計算の概念（プロセスとスレッド） 9. GPUのアーキテクチャ 10. GPGPUのプログラム構造 11. GPUでの並列プログラミング（ベクトル和） 12. GPUのメモリ階層 13. GPUによる画像処理 14. GPGPU組込開発環境 15. GPGPU開発環境（OpenCL） 今日から一ヶ月ほどGPUを離れて CPUの話に入ります 2015/09/30
- 3. 今回の内容 フォン・ノイマン型コンピュータ オペレーティングシステムの役割 GPGPU実践基礎工学3 2015/09/30
- 4. フォン・ノイマン型コンピュータ GPGPU実践基礎工学4 現在のあらゆるコンピュータのモデル フォン・ノイマン型コンピュータの基本構造 入力装置 記憶装置 出力装置 演算装置 制御装置 （全ての装置を 制御） データの流れ 2015/09/30
- 5. フォン・ノイマン型コンピュータの特徴 GPGPU実践基礎工学5 1.記憶装置を一つ持ち，アドレス空間を構成 主記憶またはメモリ 入力装置や出力装置（外部記憶装置）とは異なる 2.記憶装置は演算を制御する命令とデータを記憶 プログラム内蔵型 3.演算は命令の信号によって実行 命令駆動 4.プログラムカウンタに従って命令を逐次的に実行 プログラムカウンタは「次に実行する命令」が記憶された領域の アドレスを保持 2015/09/30
- 6. アドレス空間 GPGPU実践基礎工学6 主記憶（メモリ）には1次元のアドレスが付与 アドレスを基にデータにアクセス 取り扱える容量の上限はアドレスを表現する整数型変数 のサイズにより決定 16 bitの場合 216=65,536 byte （64KB） 32 bit 232=4,294,967,296 byte （4GB） 64 bit 264=18,446,744,073,709,551,616 byte （16ExB） 現在の計算機ではOS（オペレーティングシステム）がメモリ を管理 2015/09/30
- 7. 命令 GPGPU実践基礎工学7 2～8バイトの可変長データ 命令コードとオペランドで構成 命令コード ：1命令に1個だけ存在し，命令の種類を示す オペランド ：1命令に0個以上存在し，命令に関係する データを示す 記憶装置上のアドレス，値など 命令コード オペランド オペランド オペランド 2015/09/30
- 8. 命令セットアーキテクチャ GPGPU実践基礎工学8 プロセッサで使用できる命令に関する規格 プロセッサを動作させるための命令群 Intel x86アーキテクチャ等 命令の種類 算術演算命令 加減乗除計算 論理演算命令 ビットごとの論理演算 ロード命令 メモリからのデータ読込 ストア命令 メモリへのデータ書込 無条件分岐命令 命令の切り替え 条件分岐命令 2015/09/30
- 9. 命令 GPGPU実践基礎工学9 move命令 MOV DEST, SRC SRCの内容をDESTにコピー add命令 ADD DEST, SRC DEST = DEST+SRCを計算 jump命令 JMP DEST DESTが指すアドレスへ移動 NOP 何もしない 2015/09/30
- 10. マイクロアーキテクチャ GPGPU実践基礎工学10 プロセッサの物理的な基本構成に関する規格 プロセッサごとに異なる プロセッサの主な構成ユニット ALU（Arithmetic Logic Unit, 算術論理演算処理器） メモリ 命令レジスタ データレジスタ プログラムカウンタ 2015/09/30
- 11. フォン・ノイマン型コンピュータの動作原理 GPGPU実践基礎工学11 プログラムカウンタに従って命令を逐次的に実行 プログラムカウンタ 制御装置内に存在する特別なレジスタ 「次に実行する命令」が記憶されたアドレスを指し示す 記憶装置 演算装置 制御装置 （全ての装置を 制御） 0x08 MOV 0x10 ADD 0x18 JMP 0x10 MOV DEST, SRC プログラムカウンタ 命令 2015/09/30
- 12. フォン・ノイマン型コンピュータの動作原理 GPGPU実践基礎工学12 1.フェッチ（fetch) プログラムカウンタが指し示す主記憶のアドレスから1命令を 取得 プログラムカウンタの値をその命令の長さだけ増加 2.デコード（decode) 命令コードとオペランドを分離 命令コードを解釈し，オペランドを処理（データの読み書き等） 3.実行(execute) 演算命令なら演算装置を起動して演算を実行 分岐命令なら飛び先のアドレスをプログラムカウンタに代入 2015/09/30
- 13. データレジスタ GPGPU実践基礎工学13 データを記憶するためのレジスタ 演算装置の演算結果を一時的に保持 演算命令はレジスタ間でのみ実行 データレジスタの数 初期のCPUでは1本のみ 現在のCPUでは300本/コア前後 レジスタの種類 浮動小数用 浮動小数レジスタ 浮動小数以外 汎用レジスタ 浮動小数レジスタと汎用レジスタの本数の比は4:1程度 2015/09/30
- 14. データレジスタ増加の理由 GPGPU実践基礎工学14 メモリアクセス時間の隠蔽 演算に要する時間に対してメモリアクセスに要する時間が相 対的に増加 処理の大半がデータ待ちとなる状況を回避 実行順序の変更（アウト・オブ・オーダー実行） メモリ読み出し命令をできるだけ早く発行 多くの読み出し命令を並行して実行し，メモリから読み出され たデータをデータレジスタに格納 演算の時には事前に読み出されてたデータを利用 2015/09/30
- 15. オペレーティングシステム GPGPU実践基礎工学15 コンピュータを管理するためのソフトウェア 資源の割付と保護 プログラムの実行 入出力管理 ファイル操作 資源（リソース） 演算装置，メモリ，外部記憶装置等の機器やそれらの機器が 提供するサービス 2015/09/30
- 16. オペレーティングシステムがなかったら GPGPU実践基礎工学16 フォン・ノイマン型コンピュータを手動で操作 入力装置からプログラムを手動で記憶領域に入れ，起動 を指示 外部記憶装置の構造を理解して出力用プログラムを作成 磁気ディスクの場合，ディスクの何トラック目，何セクタ目から データを書き出すかを指示 失敗すると他人のデータが消滅 トラック0 トラック1 2015/09/30 磁気ディスク
- 17. オペレーティングシステムの基本機能 GPGPU実践基礎工学17 1.プロセス管理 OSから資源を割り付けられたプログラムの状態を管理 CPUの使用状況等 2.記憶管理 メモリのアドレスをプロセス固有の仮想アドレスに変換して割 り付け 3.入出力管理 入出力装置を仮想化し，標準的な手順で入出力操作を実行 できるよう管理 2015/09/30
- 18. オペレーティングシステムの基本機能 GPGPU実践基礎工学18 4.ファイル管理 データをまとめて保存し，必要なときに取り出せるように外部 記憶装置上の物理的な領域を管理 ユーザが外部記憶装置の詳細を知らなくても操作できるよう に補助 5.割り込み管理 コンピュータが処理を中断して別の処理を行う フェッチの前に割り込みがかかっているかをチェック 2015/09/30
- 19. OSによる記憶管理 GPGPU実践基礎工学19 記憶管理 メモリのアドレスをプロセス固有の仮想アドレスに変換して 割り付け 記憶管理に仮想記憶方式を採用 仮想記憶方式 メモリの物理的な大きさに依存せず，不連続なメモリ領域を 連続に見せかける方式 1個の記憶装置を占有しているようにプログラム可能 2015/09/30
- 20. 仮想記憶方式 GPGPU実践基礎工学20 仮想的な記憶装置上のアドレス 仮想アドレス，論理アドレス メモリ上のアドレス 実アドレス，物理アドレス 多重仮想記憶 システム内に複数の仮想アドレス空間を形成し，プロセスごと に割り当て 現在の計算機の主流 仮想アドレスと実アドレス の変換はOSが管理 2015/09/30
- 21. ページング方式 GPGPU実践基礎工学 仮想メモリ空間と物理メモリ空間を一定サイズのページ と呼ばれる単位に分割して管理 ページテーブル 仮想アドレスから実アドレスの対応表 仮想アドレスから実アドレスへの変換はページ単位で実行 スレッド メモリ プロセスA OS CPU メモリ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ ページ ページ テーブル _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ 21 2015/09/30
- 22. ページアウト GPGPU実践基礎工学 物理メモリ上にない仮想メモリを参照 補助記憶装置（ハードディスクなど）に退避されたデータ ページフォルトという割り込みがかかり，OSに制御が移行 ページフォルトがおこると膨大な時間がかかる 1.OSは物理メモリ上のアドレスを追い出し，（ページアウト） 2.必要なページを補助記憶装置から物理メモリ上に読込 スレッド メモリ プロセスA OS CPU メモリ ページ ページ テーブル _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ 22 ハード ディスク_____ _____ _____ _____ 2015/09/30
- 23. ページアウト GPGPU実践基礎工学 物理メモリ上にない仮想メモリを参照 補助記憶装置（ハードディスクなど）に退避されたデータ ページフォルトという割り込みがかかり，OSに制御が移行 ページフォルトがおこると膨大な時間がかかる 1.OSは物理メモリ上のアドレスを追い出し，（ページアウト） 2.必要なページを補助記憶装置から物理メモリ上に読込 スレッド メモリ プロセスA OS CPU メモリ ページ ページ テーブル _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ _____ 23 ハード ディスク 2015/09/30 _____ _____ _____ _____ ページアウト
- 24. キャッシュメモリ GPGPU実践基礎工学24 キャッシュ CPUとメモリ（主記憶）の間に置かれる記憶装置 高速で小容量のメモリ CPUとメモリの性能差を埋める 必要なデータだけでなく，その近傍のまとまったデータを管理 多階層キャッシュ プロセッサの速度向上に伴い，キャッシュも多段構造化 CPUから近い順に レベル1キャッシュ（L1キャッシュ） レベル2キャッシュ（L2キャッシュ） レベル3キャッシュ（L3キャッシュ） 高速，容量小 低速，容量大 2015/09/30
- 25. 多階層キャッシュ GPGPU実践基礎工学25 L3キャッシュがなく，L2キャッシュを共有する場合もある 主記憶（メモリ） L3キャッシュ ・・・ ・・・ CPU L2キャッシュ コア 演算器 レジスタ レジスタ L1キャッシュ 演算器 L2キャッシュ コア 演算器 レジスタ レジスタ L1キャッシュ 演算器 L2キャッシュ コア 演算器 レジスタ レジスタ L1キャッシュ 演算器 2015/09/30
- 26. フォン・ノイマン・ボトルネック GPGPU実践基礎工学26 フォン・ノイマン型コンピュータ 記憶装置（メモリ）が命令とデータを記憶 1命令ごとにメモリアクセスが発生 メモリへのアクセス時間で処理速度が頭打ち CPUが高速化しても性能を引き出せない 現在のコンピュータ メモリへのアクセス時間>>演算時間 1個のデータを読み出す間に100回以上演算が可能 必要なデータをキャッシュに置く事でアクセス時間を短縮 アウト・オブ・オーダー実行でデータの読み出しを先に行う 厳密にはフォン・ノイマン型コンピュータではない 2015/09/30
- 27. メモリアクセスの局所性 GPGPU実践基礎工学27 メモリに複数回アクセスする際のキャッシュの有効利用 空間局所性 メモリ上のあるデータにアクセスした後，その近くのアドレスの データにアクセス キャッシュはある大きさのデータをまとめて管理 あるデータにアクセスすると，その隣のデータがキャッシュに残って いる可能性が高い 時間局所性 メモリ上のあるデータにアクセスした後，時間をおいて同じ データにアクセス キャッシュから追い出されるかは不明 短い間隔でアクセスすればキャッシュに残っている可能性が高い 2015/09/30
- 28. CPUの高速化技術 GPGPU実践基礎工学28 ハードウェアによる高速化（次回） CPU上に実装されている高速化技術 アウト・オブ・オーダー実行，キャッシュ等 高速化のためにフォン・ノイマン型コンピュータの基本原理か ら若干逸脱 ソフトウェアによる高速化（次々回） プログラムの書き方，アルゴリズムの変更による高速化 キャッシュメモリの有効利用 2015/09/30