Në këtë punim diplome është shqyrtuar tema “Qarqet logjike trenare CMOS (të trefishta). Ky punim është ndarë në tri pjesë: - Në pjesën e parë bëhet fjalë për familjet logjike në përgjithësi e në veçanti për familjen logjike CMOS. - Në pjesën e dytë bëhet fjalë për familjet logjike të trefishta dhe katërfishta dhe për nivelet e tyre. Logjika e katërfishtë është përmendur vetëm për krahasim me logjikën e trefishtë. - Në pjesën e fundit është paraqitur qarku për konvertimin logjikës së trefishtë në logjikën binare. Ky qark është shqyrtuar pjesë-pjesë për secilin bit dhe në fund është paraqitur qarku komplet i CMOS-it për konvertimin e logjikës së trefishtë në atë të katërfishtë.

1. UNIVERSITETI I PRISHTINËS “HASAN PRISHTINA”
FAKULTETI I INXHINIERISË ELEKTRIKE DHE KOMPJUTERIKE
PUNIM DIPLOME
QARQET LOGJIKE TRENARE CMOS (TË TREFISHTA)
Mentori Kandidati
Prof.Ass.Dr. Sabrije OSMANAJ Hafiz BREZNICA
Prishtinë 2013

2. 2
Fjalorth i fjalëve dhe shkurtesave
Fjala/shkurtesa anglisht Fjala shqip
Noise Margin (NM) Margjina e zhurmës
Small Scole Integration (SSI) Qarqet me shkallë të ultë të integrimit
Medium Scole Integration (MSI) Qarqet me shkallë të mesme të integrimit
Large Scole Integration (LSI) Qarqet me shkallë të lartë të integrimit
Very Large Scole Integration (VLSI) Qarqet me shkallë shumë të lartë të integrimit
Multiple Imput Floating Gate (MIFG) Hyrje e shumëfishtë në portën qarkulluese
Sing Bit (SB) Biti i Shenjës
Most Significant Bit (MSB) Biti me peshë më të madhe
Second Significant Bit (SSB) Biti me peshë të mesme
Least Significant Bit (LSB) Biti me peshë më të vogël
Floating gate Potencial Diagrams (FPD) Diagramet potenciale të portës qarkulluese

3. 3
Përmbajtja
1. Abstrakt........................................................................................................4
2. Hyrje..............................................................................................................5
3. Familjet logjike.............................................................................................6
3.1 Invertori digjital................................................................................6
4. Familja logjike CMOS.................................................................................8
4.1 Nivelet e logjikës dhe algjebra tradicionale..................................15
5. CMOS invertori i tipit MIFG (Multiple-Input Floating Gate)..............19
5.1 Rrjeta e kondesatorve.....................................................................21
6. Konvertimi i trefishtë në binar..................................................................22
6.1 Përmbledhje.....................................................................................22
6.2 Projektimi i qarkut për bitin e shenjës (SB – Sing Bit)................24
6.3 Projektimi i qarkut për bitin me peshë më të madhe MSB.........32
6.3.1 Projektimi i qarkut për invertorin 2.....................................37
6.4 Projektimi i qarkut për SSB...........................................................41
6.4.1 Projektimi i qarkut për invertorin 6.....................................43
6.4.2 Projektimi i qarkut për invertorin 4.....................................47
6.4.3 Projektimi i qarkut për invertorin 5.....................................48
6.5 Projektimi i qarkut për LSB..........................................................48
6.5.1 Projektimi i qarkut për invertorin 7.....................................54
6.5.2 Projektimi i qarkut për invertorin 8.....................................55
6.5.3 Projektimi i qarkut për invertorin 9.....................................55
6.5.4 Projektimi i qarkut për invertorin 10...................................55
6.6 CMOS-i i kompletuar......................................................................56
Përfundim (Conclusion)……………............................................................57
Referencat...............................................................................................................59

4. 4
1. Abstrakt
Në këtë punim diplome është shqyrtuar tema “Qarqet logjike trenare CMOS (të trefishta).
Ky punim është ndarë në tri pjesë:
- Në pjesën e parë bëhet fjalë për familjet logjike në përgjithësi e në veçanti për familjen
logjike CMOS.
- Në pjesën e dytë bëhet fjalë për familjet logjike të trefishta dhe katërfishta dhe për
nivelet e tyre. Logjika e katërfishtë është përmendur vetëm për krahasim me logjikën e
trefishtë.
- Në pjesën e fundit është paraqitur qarku për konvertimin logjikës së trefishtë në logjikën
binare. Ky qark është shqyrtuar pjesë-pjesë për secilin bit dhe në fund është paraqitur
qarku komplet i CMOS-it për konvertimin e logjikës së trefishtë në atë të katërfishtë.

5. 5
2. Hyrje
Qarqet e trefishta dhe të katërfishta në vitet e fundit janë studiuar gjithnjë e më shumë, por
ne do të flasim vetëm për qarqet e trefishta CMOS. Qarqet e katërfishta kanë një përparësi
në përdorim, sepse një sinjal katër-vlerash mund të shndërrohet në një sinjal dy-vlerash.
Qarku i trefishtë mund të jetë me rëndësi më të madhe teorike se qarku i katërfishtë.
a) Tri nivelet logjike, i cili është një rast i veçantë i niveleve të shumëfishta logjike, ka një
interes të veçantë pasi që llogaritjet e thjeshta tregojnë paraqitje më efikase të numrave që
kanë bazë e (2.71828...), dhe 3 është numri i plotë më i përafërt i tij. Pra funksionet e
trefishta dhe qarqet kanë formë dhe konstruksion (strukturë) më të thjeshtë. Ato mund të
studiohen dhe të diskutohen me lehtësi, shfaqin karakteristikat e elementeve me vlera të
shumta (shumëvlerëshe).
b) Nëse ekuilibrimi i logjikës së trefishtë (1,0,-1) është përdorur, njëjtë mund të përdoret për
shtimin e elementeve tjera dhe heqjen e tyre.
c) Pasi që 3 nuk është shumëfish i 2, hulumtimet në logjikën e trefishtë mund të zbulojnë
një teknikë të projektimit që janë neglizhuar në logjikën binare ose në logjikën e
katërfishtë.
Teknologjia e qarkut të integruar CMOS është zgjidhje për realizimin e logjikës së
trefishtë për këto arsye:
(i) Qarqet CMOS të shumëfishta kanë tri përparësi për qarqet binare CMOS: zeroja e
pandryshueshme shpërndanë energji stabile në secilën gjendje, impedancë e ulët në dalje
në secilën gjendje dhe eliminimi i elementeve pasive (resistorët)
(ii) Ndonjë sinjal i shumëfishtë mund të transmetohet përmes një porte të transmetimit të
CMOS-it
(iii)Për dallim të pragut të transistorit me bashkim pn, pragu i transistorit MOS mund të
ndryshohet gjatë prodhimit
Standardet për vlerësimin e projektimit të qarqeve të trefishta dhe teknikat e përdorura në
hulumtim duhet të përcaktohet paraprakisht. Qëllimi i hulumtimit të qarqeve të shumëfishta është
për të lehtësuar vështirësitë binare VLSI me dendësi shumë të lartë dhe lidhje të shumta.
Teknikat e hulumtimit janë:
(i) Të përfitojmë njohuri dhe të kuptojmë teorinë e qarqeve të dizajnuara nga qarqet CMOS
binare
(ii) Të përdorim një sistem të përbashkët algjebrik si një udhërrëfyes për të përshkruar
funksionin dhe realizimin e qarkut

6. 6
3. Familjet logjike
Qarqet e integruara digjitale themelore klasifikohen rëndom nëpër familje logjike.
Brenda një familje logjike të dhënë, qarqet logjike janë të sintetizuara nga një tip i vetëm i
komponentëve aktive (transistorësh). Në teknikën monolite dallojmë pesë familje logjike
themelore: TTL, ECL, IIL, NMOS dhe CMOS. Familjet logjike TTL, ECL dhe IIL i përkasin
teknologjisë bipolare, ndërsa familjet logjike NMOS dhe CMOS i përkasin teknologjisë
unipolare MOS.
Edhe pse janë familje të ndryshme për nga ndërtimi dhe për nga pikëpamja elektronike,
secila nga këto familje kanë veti dhe karakteristika të ndryshme. Ato nga aspekti binar paraqesin
qarqe logjike funksionalisht identike dhe që të gjitha bazohen në invertorin digjital.
3.1. Invertori digjital
Realizimi elektronik i shumicës së elementeve logjike digjitale bazohet ne topologjinë e
invertorit digjital.
Fig.3.1. Invertori digjital: a) karakteristika e transferimit dhe b) Skema e përgjithshme
Invertori, pra edhe qarqet logjike të cilat janë të ndërtuara nga këto, zakonisht përkufizohen
nga këta parametra:
VOH=V(1)
Zona digjitale
Zona analoge
Zona digjitale
VOL=V(0)
VIL VIH
a)
R
Komponentja
aktive
Vi
V0
Tensioni i ushqimit
b)

7. 7
1. Kufiri i zhurmës apo margjina e zhurmës (angl. Noise margin), NM- paraqet masën
e imunitetit relativ të qarqeve logjike ndaj sinjaleve të padëshiruara apo ndaj zhurmave.
Dallojmë:
- Margjinën e lartë të zhurmave (angl. High Noise Margin), për “1” logjik:
NMH = VOH – VIH dhe
- Margjina e ulët të zhurmave (angl. Low Noise Margin), për “0” logjike:
NML = VIL – VOL
Ku janë:
VOH – tensioni minimal i pritur i “1” logjik , V(1), në dalje
VIH – tensioni minimal i lejueshëm i “1” logjik në hyrje
VOL – tensioni minimal i pritur i “0” logjik në dalje
VIL – tensioni minimal i lejueshëm i “0” logjik në hyrje
Zhurma në ndonjë qark elektronikë është pasojë e pranisë së ndonjë sinjali të padëshiruar.
Ekzistojnë disa burime të zhurmës, si: drita fluoreshente, sinjalet e radios dhe televizionit etj.
Pasi që zhurma është gjithmonë e pranishme, është e domosdoshme që elementet logjike të mos
u përgjigjen atyre, që mos të kemi gabime logjike. Nëse amplituda e sinjalit të padëshiruar është
më e vogël se margjina e zhurmës (NM) atëherë nuk mund të ndikojë në gjendjen logjike.
Zhurmat me amplituda që tejkalojnë margjinën e zhurmës (NM) shkaktojnë luhatje të
padëshiruara.
2. Faktori i degëzimit në hyrje (angl. fan-in) – tregon ose paraqet numrin e hyrjeve që
mund ti ketë qarku ose elementi logjik.
3. Faktori i degëzimit në dalje (angl. fan-out) – një element logjik duhet të jetë i
mundshëm si hyrje e disa qarqeve të ngjashme.
4. Koha e vonesës ( angl. delay time) – paraqet kohën e kalimit nga njëra gjendje logjike e
qarkut në gjendjen tjetër dhe e përcakton shpejtësinë e punës së qarkut.
5. Disipacioni i fuqisë (angl. power disipation) – paraqet fuqinë që nevojitet për punën e
një qarku të integruar digjital. Duhet vërejtur se tensioni dhe rryma në cilëndo gjendje
janë të ndryshme nga zeroja. Si pasojë fuqia statike e disipacionit është e ndryshme nga
zeroja dhe elementi merr energji në cilëndo gjendje. Përveç kësaj edhe fuqia dinamike e
disipacionit është prezent edhe kur ne e bëjmë V(0) = 0 dhe OFF = 0 (duke e reduktuar
në zero fuqinë statike) për shkak të ndryshimeve kohore që ndodhin ndërmjet gjendjeve.
Disipacioni i fuqisë dominon sidomos te teknologjia VLSI.
6. Produkti vonesë – fuqi (angl. dalaz-power produkt) – është thjeshtë prodhimi i
vonesës së përhapjes dhe fuqisë së disipacionit të elementit, dhe paraqet fuqinë
minimale për realizimin e operacioneve logjike.

8. 8
4. Familja logjike CMOS
CMOS (Complementary-Oxide-Semiconductor) është një teknologji për
konstruktimin e qarqeve të integruara e cila përdoret në mikroprocesor, mikrokontroller,
dhe qarqe tjera logjike digjitale. Gjithashtu përdoret edhe për qarqe analoge të ndryshme
siç janë CMOS-sensorët.
Familja CMOS karakterizohet me disipacionin më të vogël, imunitet të madh ndaj
zhurmave dhe pengesave, fabrikim i thjeshtë, dendësi e madhe e fabrikimit, rezistencë e
madhe e hyrjes etj.
Në familjen logjike CMOS të gjitha elementet logjike janë të ndërtuara nga çifti
komplementar i një MOSFET-i me kanal n (NMOS) dhe një MOSFET-i me kanal p
(PMOS).
Qarqet e bazuara në MOSFET-at me kanal p (PMOS) punojnë në saje të lëvizjes së
vrimave nëpër ta, e me që lëvizshmëria e vrimave është më e vogël se ajo e elektroneve
(µp/µn = 500/1300), për këtë arsye janë më të ngadalshëm se qarqet e bazuara në
MOSFET-a me kanal n, e njëherësh, për rryma të njëjta të drejnit dhe për tensione të
njëjta kërkojnë një sipërfaqe rreth dy herë më të madhe në pllakën e silicit, për gjatësi të
njëjta të kanalit, prandaj sot përdoren vetëm si pjesë përbërëse e CMOS-ave.
Fig.4.1. Prerja tërthore e një MOSFET-i me kanal n (NMOS)
n+
n+
L=8µm
nënshtresa p
S G D
G
UGS
ID
D
S
UDS

9. 9
Fig.4.2. Prerja tërthore e një MOSFET-i me kanal p (PMOS)
ID [µA]
Zona triodike
Zona e ngopjes
UDS = UGS – UGS0
UGS = +6V
+5V
+4V
+3V
+2V
UGS0 = +1V UDS [V]
Fig. 4.3. Karakteristikat e daljes së një MOSFET-i me kanal n të tipit të pasuruar
Për vlera të vogla të tensionit UDS më të vogla se UGS – UGS0, rryma e drejnit ID e formuar
nga elektronet e lira që lëvizin nëpër kanal prej sorsit drejt drejnit do të rritet linearisht me rritjen
e tensionit UDS. Kjo i përgjigjet zonës triodike apo lineare.

10. 10
Rryma e drejnit në zonën triodike është e përcaktuar me shprehjen:
( ) 



−−= 2
0
2
1
DSDSDSGSD UUUUKI , UDS ≤ UGS – UGS0
Ku është:
UDS –tensioni ndërmjet drejnit dhe sorsit
UGS – tensioni ndërmjet gejtit dhe sorsit
UGS0 – tensioni i pragut, ndërsa
K – konstantja e MOSFET-it e përcaktuar me shprehjen:
L
w
t
K
x
x
⋅=
0
0ε
µ
Ku është:
µ- lëvizshmëria sipërfaqësore e elektroneve të lira (vrimave) në kanalin ndërmjet sorsit
dhe drejnit;
x0ε - konstantja dielektrike;
xt0 - trashësia e shtresës së dioksidit të silicit përmbi kanal;
L – gjatësia e kanalit;
w – gjerësia e kanalit
Sikurse qarqet logjike NMOS edhe qarqet logjike CMOS janë të lehta për fabrikim dhe të
thjeshta për projektim, si dhe harxhojnë një fuqi shumë të vogël. Për këtë arsye qarqet logjike
CMOS përdoren me të madhe në qarqet që ushqehen (furnizohen) me bateri, siç janë orët
digjitale, kalkulatorët e xhepit (dorës) dhe kompjuterët portabël. Shpejtësia e qarqeve logjike
CMOS e tejkalon shpejtësinë e qarqeve logjike të familjeve tjera logjike, kështu që familja
CMOS dita-ditës është duke u bërë një familje logjike për përdorim të përgjithshëm, e cila
shquhet me shpejtësi të lartë dhe harxhim të vogël. Sikurse familja NMOS edhe familja CMOS
kërkon një manipulim me kujdes që t’i shmangemi dëmtimit të tyre nga shkarkimi elektrostatik.
Sikurse familja logjike NMOS edhe familja logjike CMOS ndërtohet nga transistorët
MOSFET, por për dallim këtu transistorët e invertorit CMOS janë që të dy vetëm me
kanale të pasuruara të cilët kanë lidhjen në kundërtakt, apo në kundërfazë (angl. push-
pull).Nga dy MOSFET-at me kanal n (NMOS) dhe me kanal p (PMOS), kur njëri përçon,
tjetri është i bllokuar dhe anasjelltas.

11. 11
n+
n+
nënshtresa n
S1 G1 D G2
n+
S2
p+
G
p
Nënshtresa lokale
NMOS-i
PMOS-i
+UDD
a)
b) c)
Fig. 4.4. Invertori CMOS: a) struktura, b) dhe c) skema elektrike

12. 12
Në qarkun logjik CMOS, MOSFET-i me kanal n NMOS do të luaj rolin e komponentës
aktive, ndërsa MOSFET-i me kanal n PMOS do të luaj rolin e ngarkesës. Gejtat e këtyre
MOSFET-ave G1 dhe G2 janë të lidhura njëri me tjetrin në një pikë për hyrjen Ui .
Për të funksionuar mirë ky invertor, duhet që konstantja e MOSFET-ave K të jetë e
barabartë, pra Kn=Kp. Atëherë qarku do të jetë simetrik në kohën e rënies tf dhe kohën e rritjes tr,
pra të barabartë, dhe kështu ky qark do të ketë mundësinë e eksitimit të harxhuesit me rrymë si
në gjendjen 0 dhe 1 logjike.
Për NMOS kemi:
n
n
x
x
nn
L
w
t
K ⋅=
0
0ε
µ
Ndërsa për PMOS kemi:
p
p
x
x
pp
L
w
t
K ⋅=
0
0ε
µ
Meqenëse lëvizshmëria sipërfaqësore e elektroneve të lira nµ në kanal ndërmjet sorsit dhe
drejnit te NMOS-i është dy herë më e madhe se te PMOS-i pµ
,
sepse PMOS punon në saje të
lëvizshmërisë së vrimave pn µµ 2= , prandaj që të realizohet Kn=Kp duhet që të plotësohet kushti
i mëposhtëm:
n
n
p
p
L
w
L
w
2=
Siç mund të vërehet, kushti Kn=Kp duhet plotësuar me parametrat gjeometrikë të
transistorëve pasi që këto konstante Kn dhe Kp varen nga vetë këta parametra gjeometrikë të
transistorëve, pra me anë të raporteve gjerësi – gjatësi.
Kur Ui = U(0) atëherë UGS1 = 0, NMOS do të bllokohet, kurse UGS2 = -UDD dhe
MOSFET-i me kanal p (PMOS) do të përçoj fig.4.5a). Gjatë kësaj kohe kapaciteti i ngarkesës C
do të ngarkohet deri në tensionin e ushqimit UDD. Megjithatë dy MOSFET-at janë të lidhura në
seri, dhe rryma e NMOS-it është e barabartë me rrymën e PMOS-it (ID1 = - ID2 = 0). Tensioni në
mes të drejnit dhe sorsit te PMOS-i është zero (VDS2 = 0), sepse ai në këtë gjendje përçon prandaj
tensioni në dalje do të jetë sa tensioni i ushqimit (Ui = UDD).
Nëse Ui = U(1) = UDD =UGS1 , MOSFET-i me kanal n (NMOS) do të përçoj fig. 4.5b),
ndërsa MOSFET-i me kanal p (PMOS) UGS2 = 0 do të bllokohet derisa kapaciteti i ngarkesës C
shkarkohet për mase ose tokëzimi.

13. 13
a) b)
Fig. 4.5 Qarku i invertorit CMOS, a) Ui =0 NMOS i bllokuar PMOS-i përçon , b) Ui = UDD
NMOS-i përçon PMOS-i i bllokuar

14. 14
+UDD
Ā
A
UD
1 2 3 4 5
1
2
3
4
5
PMOS OFF
NMOS OFF
v0
vi
Q1 dhe Q2
përqojnë
a) b)
c)
Fig. 4.6 a) Prezantimi ekuivalent i qarkut si qelës, b) karakteristikat e transferimit VDD = 5V
me pragun e tensionit 2V (NMOS) dhe -2V (PMOS, c) tabela përmbledhëse e punës së
CMOS-it
Ui UGS1 UGS2 UD
0 0 -5 V 5V
5V 5V 0 0
MOSFET Përçueshmëria
në MOSFET
Gjendja
MOSFET-it
NMOS UGS < UTn I bllokuar
NMOS UGS > UTn Përçon
PMOS UGS < UTp I bllokuar
PMOS UGS > UTp Përçon

15. 15
Më lart pamë se njëri MOSFET është i bllokuar (d.m.th qarku i hapur nuk përçon), pra
këtë e kemi ilustruar me skemë me dy ndërprerësa (çelësa), ku njëri është gjithmonë i hapur e
tjetri i mbyllur fig. 4.5. b), që është i ngjashëm me funksionin e CMOS-it. Pra nuk mund të
ndodh që tensioni i furnizimit UDD të jetë i lidhur për tokëzim, sepse si pasojë fuqia është
gjithmonë zero. Në gjendjen ideale ndërprerësi është i menjëhershëm dhe nuk ka fuqi dinamike
që të harxhohet. Në paragrafin e ardhshëm do ta paraqesim që fuqia dinamike nuk është zero në
praktikë.
Marrim qarkun fig 4.5 a), me tension të furnizimit UDD = 5V, Q1 (NMOS) që ka tensionin
e pragut UT = 2V, dhe Q2 (PMOS) që ka tensionin e pragut UT = -2V. Siç thamë më herët për të
funksionuar mirë ky invertor duhet që konstantet e NMOS-it dhe PMOS-it të jenë të barabarta
Kn=Kp. Nga diskutimet e tona të mëparshme ne dimë që Ui ≤ 2 V, Q1 është i bllokuar dhe UGS2 =
-3 , Q2 do të përçoj. Tensioni në dalje për këtë kusht do të jetë UD = UDD = 5V. Ngjashëm është
edhe për Ui ≥ 3V, UGS2 ≥ -2V, ku Q2 do të bllokohet, kurse Q1 do të përçoj dhe dalja do të jetë
U(0) = 0V. Pra në intervalin 2 ≥ Ui ≥ 3 njëri do të jetë në gjendje të bllokimit kurse tjetri përçon
ndërsa në intervalin 2 < Ui <3 edhe NMOS-i dhe PMOS-i do të përçojnë me rrymat ID1 = - ID2,
dhe tensioni në dalje UD do të zvogëlohet nga 5 në 0V. Për Ui = 2.5V , tensioni në dalje do të jetë
sa gjysma e tensionit të ushqimit UDD, pra UD = UDD/2 = 2.5V, kjo është treguar në
karakteristikat e transferimit fig. 4.6b). Pasi që dy transistorët Q1 dhe Q2 përçojnë, atëherë
ekziston edhe rryma në qark dhe fuqia dinamike nuk mund të jetë zero. Pra CMOS-i humb
energji vetëm gjatë ndërrimit të gjendjes (energjia dinamike)
Sikurse në gjendjen 0 edhe në gjendjen 1 logjike ky invertor disponon një fuqi të vogël
statike. Pasi që gjithherë njëri transistor është i bllokuar nëpër të kalon një rrymë e vogël id (nA),
ndërsa UDD>1, atëherë Ps = idUDD është e madhësisë nW. Kjo fuqi e disponuar është më e vogël
se çdo fuqi e disponuar në familjet tjera logjike prandaj qarqet CMOS përdoren me të madhe. Në
kushtet dinamike situata ndryshon sepse tani fuqia e disponuar do të jetë: fCUUiP DDDDd ⋅+= 2
,
ku f është frekuenca e sinjalit që aplikohet në qark. Këtu gjymtyra e parë në anën e djathtë të
barazimit DDdUi paraqet fuqinë statike, ndërsa gjymtyra e dytë fCUDD ⋅2
paraqet shtimin e
fuqisë për kushtet dinamike, komponentë kjo e cila është në proporcion me katrorin e tensionit
të ushqimit UDD dhe në proporcion linear me frekuencën e sinjalit për të cilën është lidhur qarku
dhe kapacitetin e ngarkesës C, kapacitet ky që varet nga numri dhe lloji i qarqeve digjitale të
lidhura në dalje. Pasi që ky kondensator i ngarkesës ngarkohet dhe shkarkohet në kondita
dinamike, për këtë shkak fuqia dinamike varet nga kapaciteti i këtij kondensatori. Këto të meta
mund të përmirësohen deri diku me zvogëlimin e dimensioneve të komponentës dhe kështu do të
zvogëlohet kapaciteti dhe tensioni i ushqimit.
Duhet theksuar se qarqet e familjes logjike CMOS në krahasim me qarqet tjera logjike
kanë dimensione më të mëdha prandaj nuk mund të përdoren në qarqet me shkallë të lartë dhe
shumë të lartë të integrimit LSI (angl. Large Scole Integration) dhe VLSI (angl. Very Large
Scole Integration), por gjejnë zbatim të madh në qarqet me shkallë të ulët të integrimit SSI (ang.

16. 16
Small Scole Integration) dhe në qarqet me shkallë të mesme të integrimit MSI (angl. Medium
Scole Integration). Pasi që në frekuenca të vogla fuqia statike e disponuar është shumë e vogël
CMOS-i përdoret aty ku si burim shfrytëzohet bateria si te orët digjitale, kalkulatorët,
kompjuterët portabël, instrumentet portabël, etj.
4.1 Nivelet e logjikës dhe algjebra përkatëse
Në një sistem të trefishtë ekzistojnë tri nivele logjike (2,1,0) përkatëse, për shembull tensioni i
larë, i mesëm dhe i ulët. Për të gjetur tri tensione të ndryshme të sinjalit duhet të jenë dy pragje të
tensionit për shembull 0.5 dhe 1.5 të cilat janë të lidhura me nivelet logjike 0.5 dhe 1.5
Baza më e lartë që përdoret në logjikën e trefishtë është 3. Ekuilibrimi i logjikës së
trefishtë është (-1, 0, 1) dhe logjika e trefishtë në formën e thjeshtë është (0, 1, 2). Në fig.4.7
është paraqitur logjika e trefishtë me furnizim të tensionit 3V. Në fig. 4.8 janë paraqitur nivelet e
qarkut të katërfishtë.
Fig. 4.7 Nivelet logjike të përdorura për një logjikë të trefishtë

17. 17
Fig. 4.8 Nivelet logjike të përdorura për një logjikë të katërfishtë
Në një sistem numerik, baza paraqet numrin e shifrave të ndryshme me të cilat shkruhet
një sistem numerik. Numri i nevojshëm për të shprehur një rang N është dhënë sipas shprehjes
N=Rd
ku R është baza dhe d është numri i shifrave të nevojshme i rrumbullakësuar deri në
numrin e plotë më të lartë.
Kostoja dhe ndërlikueshmëria C e sistemit është proporcionale me kapacitetin e shifrave
Rxd,
( ) 





==
R
N
RkRxdkC
log
log
Ku k është konstante. Diferencimi në lidhje me R do të tregojë për minimumin e kostos
C, ku R duhet të jetë e barabartë me e, i cili është 2.718. R duhet të jetë numër i plotë, kjo
sugjeron se R = 3 (trenari-trefishtë).
Nëse supozohet që kostoja e qarkut dhe kompleksiteti C për përpunimin e një linje sinjali
mbetet konstante pavarësisht nga baza R, atëherë kostoja totale e sistemit C është proporcional
me d. Në këtë rast kemi:






==
R
N
kkdC
log
log
e cila kosto është gradualisht në ulje me rritjen e bazës R.

18. 18
Sistemi logjik i trefishtë është përfaqësuar me dy forma të ndryshme: forma e thjeshtë e
cila përdorë nivelet logjike pozitive (0,1,2) dhe forma e ekuilibruar e cila përdorë nivelet logjike
(-1,0,1).
Qarqet e trefishta kanë disa përparësi ndaj atyre të katërfishta ku 3 është baza më e lartë e
ardhshme pas atij binar dhe baza më e vogël se e qarqeve të katërfishta. Funksionet dhe qarqet e
trefishta kanë formë dhe strukturë më të thjeshtë se ato të katërfishta dhe i mbulojnë të metat e
sistemeve binare. Qarqet e trefishta janë më ekonomike se qarqet e katërfishta dhe pajisjet e
njëjta elektronike mund të përdoren për funksionet e mbledhjes dhe zbritjes nëse është përdorur
logjika e trefishtë e ekuilibruar. Logjika e trefishtë ka kufi më të mirë të zhurmës dhe ka imunitet
ndaj zhurmës në krahasim me logjikën e katërfishtë për shkak të përdorimit të dy burimeve të
ndryshme të tensionit. Qarqet logjike të trefishta mund të zbatohen në procesin standard të
CMOS-it me furnizim me tension të ulët 1V.
Forma e ekuilibruar e logjikës së trefishtë ka shtuar përmirësim matematik në paraqitjen
numerike dhe në veprimet aritmetike mbi sistemin e thjeshtë të logjikës së trefishtë. Ajo mund të
paraqes dy numra pozitiv dhe negativ. Negativja (minusi) është fituar me ndërveprimin e +1 dhe
-1. Mbledhja dhe shumëzimi janë të thjeshtë pothuajse si për sistemin binar, raste me shifra jo
më të mëdhenj se 1. Mbledhja dhe zbritja mund të kryhen në sistemin e trefishtë të ekuilibruar
me ndryshimin e shenjave, respektivisht siç kërkohet dhe gjithashtu duke përdorur të njëjtat
pajisje. Pjesëtimi është gjithashtu shumë i thjeshtë. Numri i portave të përdorura në trefishin e
ekuilibruar është shumë më i vogël në krahasim me binarë dhe sistemi i trefishtë i thjeshtë, por
ka të meta se rritet vonesa logjike.
Në një proces standard CMOS me tension të furnizimit 3V, nivelet logjike (-1, 0, -1) janë
përcaktuar si -3V, 0V, 3V. Në një sistem me baza të përziera duke përdorur dy logjika,
shumëvlerëshe dhe atë binare, kodimi dhe dekodimi (deshifrimi) duhet të jenë të dizajnuara që të
mund të kryejnë konvertimin e kërkuar mes logjikës shumëvlerëshe dhe asaj binare.

19. 19
5. CMOS invertori i tipit MIFG (Multiple-Input Floating Gate)
Hyrjet e shumëfishta në portën qarkulluese të invertorit CMOS janë përdorur në dizajnimin
e qarkut të konvertimit të trefishtë në binarë dhe janë paraqitur në fig. 5.1. ku V1, V2, V3,....., Vn
janë tensionet hyrëse dhe C1, C2, C3,...., Cn janë kapacitetet e përbashkëta përkatëse. Shuma e
përgjithshme e gjitha hyrjeve është bërë në portë dhe është konvertuar në një tension
shumëvlerëshe UM (Multiple-Valued Voltage) ose në portën qarkulluese UF. Ndryshimi i portës
qarkulluese të invertorit CMOS varet nëse UF merret nga shuma e përgjithshme që është më e
madhe ose më e vogël se tensioni i pragut UT të invertorit CMOS. Tensioni i pragut UT është
përcaktuar me mesataren e tensionit hyrës Ug0 që jep daljen logjike 1 (3V) dhe Us1 i cili është
tension i hyrjes që jep dalje logjike 0 (0V).
Fig. 5.1. CMOS Invertori i tipit MIFG.

20. 20
Prandaj tensioni i pragut mund të shkruhet si:
)1.5..(..............................................................................................................
2
10 sg
T
UU
U
+
=
Shihet që dalja VOUT nga porta qarkulluese e invertorit CMOS është dhënë me:
VOUT = e lartë (3V) nëse UF < UT, dhe VOUT = e ultë (0V) nëse UF > UT
Vlerat e Ugo dhe Us1 janë marrë nga karakteristikat e transferimit të tensionit të invertorit
CMOS në fig. 5.2. Ugo dhe Us1 janë tensione hyrëse për të cilat tensionet dalëse janë VDD-0.1V
dhe 0.1V. Në fig.5.2 shihet se Ugo= 0.68V dhe Us1= 2.22V. Varësisht nga UF a do të jetë më i
madh apo më i vogël se UT , transistori do të kaloj në ON (përçon) apo në OFF (i bllokuar) dhe
do të jap dalje të lartë apo të ulët.
Fig. 5.2 Karakteristikat e transferimit të tensionit të invertorit CMOS. (W/L = 8.0µm/1.6µm)

21. 21
5.1 Rrjeta e kondesatorve
Rrjeta e kondesatorve e formuar për n-hyrje të portës qarkulluese është e paraqitur në
fig.5.3.
Fig. 5.3 Rrjeti i kondesatorve të invertorit CMOS me hyrje të shumëfishta me portë
qarkulluese
Kapaciteti i portës oksiduese Coxp, i transistorit PMOS është në mes portës (hyrjes)
qarkulluese dhe ishullit n, i cili është i lidhur për VDD. Kurse kapaciteti i Coxn është në mes të
portës qarkulluese dhe nënshtresës, i cili është i lidhur për VSS. Kapaciteti Cp është kapacitet
parazitar i formuar në mes të fushës oksiduese dhe nënshtresës, i cili është i lidhur për VSS. Në
fig. 5.3 tensioni në hyrjen (portën) qarkulluese UF është dhënë me:
( )
poxpoxnn
oxnpSSoxpDDnn
F
CCCCCCC
CCVCVCVCVCVCV
U
+++++++
+×+×+×++×+×+×
=
....
.....
321
232211
Vendosim VSS = 0V, tensioni në hyrjen (portën) qarkulluese UF do të jetë:
)2.5.(........................................
....
.....
321
232211
poxpoxnn
oxpDDnn
F
CCCCCCC
CVCVCVCVCV
U
+++++++
×+×++×+×+×
=

22. 22
6. Konvertimi i trefishtë në binar
6.1 Përmbledhje
Logjika e trefishtë e ekuilibruar është shprehur me (-1,0,1) në procesin standard të CMOS-it,
me tension të furnizimit me 3V, logjika (-1,0,1) është përcaktuar si -3V,0V,3V. Sistemi i logjikës
së trefishtë nuk ka arritur rëndësi në fushën e projektimit të qarkut të integruar. Kjo është për
shkak të mungesës së një interfejsi efikas në qarqet me logjikë binare. Prandaj është bërë një
përpjekje për projektimin e një qarku me interfejs nga logjika e trefishtë në logjikën binare.
Qarqet janë projektuar duke përdorur hyrje të shumëfishta në portat e transistorëve MOS. Në
tabelën 5.1. është paraqitur logjika e trefishtë që përfaqësojnë numrat decimal duke filluar prej -4
deri +4 dhe bitat binar përkatës. Konvertimi i logjikës së trefishtë në atë binare për numrin
decimal përkatës është treguar duke përdorur një shembull. Le të marrim një numër decimal “-2”
për të cilin bitat binar përkatës janë (1010)2. Biti i majtë është biti i shenjës, i cili është “1” dhe
tregon që numri është negativ dhe tre bitat tjerë të ardhshëm “010” paraqesin numrin decimal
“2”. Për numrin decimal “-2” bitat e trefishtë përkatës janë (-1,1)3. Konvertimi nga logjika e
trefishtë në numrin decimal është dhënë me:
( ) ( ) ( ) ( ) 2133131 01
−=+−=×+×−
Për numrat tjerë decimal konvertimi nga logjika e trefishtë na atë binare bëhet me llogaritje
të ngjashme. Ky kapitull shpjegon projektimin e qarqeve për konvertimin nga logjika e trefishtë
në logjikën binare. Qarku logjik i trefishtë ka dy hyrje (MSB dhe LSB) dhe katër dalje të logjikës
binare, biti i shenjës (SB – Sing Bit), biti me peshë më të madhe (MSB - Most Significant Bit),
biti me peshë të mesme (SSB - second significant bit) dhe biti me peshë më të vogël (LSB –
Least Significant Bit). Projektimi i SB, MSB, SSB dhe LSB janë shpjeguar në pjesë të veçanta.

23. 23
Tabela 6.1. Bitat nga trefishi në binar. Biti i trefishtë është paraqitur me (MSB,LSB)3,
biti binar paraqitet me (SB, MSB, SSB, LSB)2
Decimal Ternary Binary
-4 (-1-1)3 (1100)2
-3 (-10)3 (1011)2
-2 (-11)3 (1010)2
-1 (0-1)3 (1001)2
0 (00)3 (0000)2
+1 (01)3 (0001)2
+2 (1-1)3 (0010)2
+3 (10)3 (0011)2
+4 (11)3 (0100)2

24. 24
6.2 Projektimi i qarkut për bitin e shenjës (SB – Sing Bit)
Qarqet janë projektuar për CMOS 1.5µm të teknologjisë VLSI. Tensioni i pragut UT
gjendet së pari nga karakteristikat e transformimit të tensionit të invertorit. Invertori standard
CMOS me raport W/L = 8.0µm/1.6µm për MOSFET-at është paraqitur në fig 6.1.
Fig. 6.1 Invertori standard CMOS me raport W/L = 8,0µm/1.6µm
Analiza e karakteristikave të transferimit të tensionit e marrë nga invertori DC është
paraqitur në fig. 5.2. Vlerat e Ugo dhe Us1 janë marrë nga karakteristikat e transferimit të tensionit
të invertorit. Ugo dhe Us1 janë tensione hyrëse për të cilën tensioni dalës është VDD-0.1V dhe
0.1V. Në fig.5.2 shihet se Ugo= 0.68V dhe Us1= 2.22V. Tensioni i pragut të invertorit gjendet nga
shprehja:
V
UU
U
sg
T 45.1
2
22.268.0
2
10
=
+
=
+
= .................................................................... (6.1)

25. 25
Diagramet e mundshme (potenciale) të portës qarkulluese (FPD - Floating gate Potential
Diagrams) janë marrë si hap i ardhshëm i dizajnimit të qarqeve. Nga tabela 6.1 biti i shenjës
është logjikë e lartë (3V) për hyrjet (-1,-1)3 deri (0,-1)3 dhe logjikë e ulët (0V) për hyrjet (0,0)3
deri (1,1)3. Prandaj tensioni në portën qarkulluese UF të invertorit duhet të jetë më i vogël se
tensioni i pragut për hyrjet (-1.-1)3 deri (0,-1)3 dhe më i lartë se tensioni i pragut për hyrjet (0,0)3
deri (1,1)3. Diagrami potencial i portës qarkulluese (FPD) për bitin e shenjës dhe vija e tensionit
të pragut janë paraqitur në fig.6.2.
Qarku është realizuar me dy kondensatorë C1 dhe C2 të kontrolluara nga dy hyrje të
trefishta (trenare) VA dhe VB. Duke përdorur ekuacionet (5.1) dhe (5.2) për hyrjet (-1,-1)3 deri
(0,-1)3 kemi:
)2.6....(..................................................
21
21
T
poxpoxn
oxpDDBA
F U
CCCCC
CVCVCV
U <
++++
×+×+×
=
Dhe për hyrjet (0,0)3 deri (1,1)3 kemi:
)3.6.....(..................................................
21
21
T
poxpoxn
oxpDDBA
F U
CCCCC
CVCVCV
U >
++++
×+×+×
=
Ku Coxn dhe Coxp janë kapacitetet e portës oksiduese (Cox) të transistorëve NMOS-it dhe PMOS-it
të invertorit dhe Cp është kapaciteti parazitar për shkak të kapaciteteve C1 dhe C2. Kapaciteti i
portës oksiduese Cox është dhënë me:
( ) )4.6..(......................................................................20
WL
t
C
ox
SiO
ox ×=
εε
Ku W dhe L janë gjerësia dhe gjatësia e transistorëve, ε0 = 8.854x10-12
F/m është
permitiviteti i hapësirës së lirë, 9.32
=SiOε është permitiviteti i dioksidit të silicit dhe tox është
trashësia e shtresës së dioksidit të silicit e cila merret nga parametrat e modelit MOSIS dhe është
300x10-10
m. Për W/L = 8.0µm/1.6µm nga ekuacioni (6.4) gjejmë:
( ) ( ) fFmm
m
mF
WL
t
C
ox
SiO
ox 15106.1100.8
10300
9.3/10854.8 66
10
12
0 2
≈××××
×
××
=×= −−
−
−
εε

26. 26
Fig.6.2. Diagrami potencial i portës qarkulluese për bitin e shenjës - SB

27. 27
Për hyrjen (0,0)3 inekuacioni (6.3) nuk është i përshtatshëm. Është vërejtur që numëruesi
( )oxpDD CVCVCV ×+×+× 21 00 është i papërfillshëm në krahasim me UF.
Zgjidhja për këtë bëhet duke futur një kondensator tjetër C3 i cili është i lidhur për
furnizimin e tensionit VDD që është i barabartë me 3V. Madhësia e kapacitetit C3 është projektuar
ashtu që tensioni në portën qarkulluese është më i madh se tensioni i pragut të invertorit për
hyrjet (0,0)3.
Pra inekuacioni (6.3) është rishkruar si:
)5.6...(........................................
33
321
321
T
poxpoxn
oxpBA
F U
CCCCCC
CVCVCVCV
U >
+++++
×+×+×+×
=
Vlera e Cp është llogaritur me shprehjen:
)6.6...(..............................................................................................................1pp CKC ×=
Ku Cp1 është kapaciteti parazitar i krijuar për shkak të kapacitetit njësi C (500fF). Kondensatorët
C1 dhe C2 janë në raport 3:1, pra 1500fF me 500fF Cp1 është gjetur të jetë 40fF dhe K gjendet
nga shprehja
)7.6..(..............................................................................................................321
C
CCC
K
++
=
Zëvendësojmë C1 = 3C dhe C2 = C në ekuacionin (6.7)
C
C
C
CCC
K 33
4
3
+=
++
=
Zëvendësojmë vlerën e K në ekuacionin (6.6) dhe kemi:
)8.6...(............................................................
500
40
16040
500
4 3
3
×+=×





+= CfFfF
fF
C
C p

28. 28
Zëvendësojmë vlerat për hyrjet (0,0)3, Coxn, Coxp, Cp në inekuacionin (6.5)
)9.6...(....................).........45.1(
500
40
16015155005003
1533500050030
3
333
33
3
3
3
VU
CfFfFfFCfFfF
fFVCVfFVfFV
CCCCCC
CVCVCVCV
U
T
poxpoxn
cxpBA
F
>






⋅++++++⋅
⋅+⋅+⋅+⋅⋅
=
=
+++++
⋅+⋅+⋅+⋅
=
nga shprehja e fundit gjejmë C3>2184fF mirëpo për të kënaq inekuacionin (6.9) marrim vlerën
2500fF i cili është shumëfish i 500fF (kapacitetit njësi). Zëvendësojmë vlerën e C3 në shprehjen
(6.8) dhe gjejmë vlerën e Cp:
fFfFfFCfFfF
fF
C
C p 360
500
40
2500160
500
40
16040
500
4 3
3
=⋅+=⋅+=⋅





+=
Tensioni i portës qarkulluese UF për hyrjet e trefishta është llogaritur si më poshtë me shprehjen
poxpoxn
cxpBA
F
CCCCCC
CVCVCVCV
U
+++++
⋅+⋅+⋅+⋅
=
3
3
3
333
dhe është paraqitur në tabelën 6.2.
Për hyrjen (-1,-1)3 kemi
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 316.0
4890
1545
360151525005005003
15325003500315003
==
+++++⋅
⋅+⋅+⋅−⋅−
=
Për (-1,0)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 623.0
4890
3045
360151525005005003
15325003500015003
==
+++++⋅
⋅+⋅+⋅+⋅−
=
Për (-1,1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 929.0
4890
4545
360151525005005003
15330003500315003
==
+++++⋅
⋅+⋅+⋅+⋅−
=

29. 29
Për (0,-1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 236.1
4890
6045
360151525005005003
15325003500315000
==
+++++⋅
⋅+⋅+⋅−⋅
=
Për (0,0)3 kemi:
V
fFfFfFfFfF
fFVfFVfFVfFV
U F 543.1
4890
7545
360151525005005003
15325003500015000
==
+++++⋅
⋅+⋅+⋅+⋅
=
Për (0,1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 85.1
4890
9045
360151525005005003
15325003500315000
==
+++++⋅
⋅+⋅+⋅+⋅
=
Për (1,-1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 156.2
4890
10545
360151525005005003
15325003500315003
==
+++++⋅
⋅+⋅+⋅−⋅
=
Për (1,0)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 463.2
4890
12045
360151525005005003
15325003500015003
==
+++++⋅
⋅+⋅+⋅+⋅
=
Dhe për (1,1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 771.2
5430
13545
360151525005005003
15325003500315003
==
+++++⋅
⋅+⋅+⋅+⋅
=

30. 30
Tabela 6.2. Tensioni i portës qarkulluese i bitit të shenjës për hyrjet e trefishta (trenare)
Hyrjet e trefishta (trenare) Tensioni i portës qarkulluese UF
(-1-1)3 0,316 UF < UT
(-10)3 0.623 UF < UT
(-11)3 0,929 UF < UT
(0-1)3 1.236 UF < UT
(00)3 1.543 UF > UT
(01)3 1.85 UF > UT
(1-1)3 2.156 UF > UT
(10)3 2.463 UF > UT
(11)3 2.77 UF > UT
Siç shihet nga tabela 6.2 tensioni i portës qarkulluese është më i vogël se tensioni i pragut
për hyrjet (-1,-1)3 deri te (0,-1)3 dhe është më i madh se tensioni i pragut për hyrjet (0,0)3 deri te
(1,1)3. Diagrami potencial i portës qarkulluese për bitin e shenjës (SB) është paraqitur në fig.6.3
dhe qarku për bitin e shenjës është paraqitur në fig 6.4.

31. 31
Fig .6.3. Diagrami potencial i portës qarkulluese për bitin e shenjës
Fig. 6.4. Qarku për zbatimin e logjikës së trefishtë në logjikën binare për bitin e shenjës duke
përdorur MOSFET-at me portë qarkulluese

32. 32
6.3 Projektimi i qarkut për bitin me peshë më të madhe MSB
Biti me peshë më të madhe është logjikë e lartë (3V) për hyrjet (-1,1)3 dhe (1,1)3 kurse
për logjikë e ultë (0V) për hyrjet tjera nga tabela 6.1. Diagrami potencial i portës qarkulluese për
MSB është paraqitur në fig.6.5. Potenciali në portën qarkulluese është nën tensionin e pragut UT
për hyrjet (-1,-1)3 dhe (1,1)3 kurse është më i lartë për hyrjet (-1,0)3 deri (1,0)3.
Fig. 6.5. Diagrami potencial i portës qarkulluese për bitin me peshë më të madhe (MSB)
Tensioni i portës qarkulluese dikur bie nën tensionin e pragut, prandaj një vlerë e portës
së invertorit (2) është e nevojshëm për të kontrolluar tensionin në portën qarkulluese të
transistorit në invertorit (3). Në fig. 6.6 është paraqitur qarku për zbatimin logjikës së trefishtë në
atë binare për MSB . Në invertorin (3) ka tre kondensatorë hyrës C6, C7 dhe C8.

33. 33
Kondensatorët C6 dhe C7 kontrollohen nga hyrjet e trefishta VA dhe VB, kurse C8
kontrollohet nga dalja V2 e invertorit (2) fig. 6.6.
VDD
C4
500fF
C5
500fF
W/L=
8.0µm/1.6µm
VSS
VA
VB W/L=
8.0µm/1.6µm
#2
W/L=8.0µm/1.6µm
CL
0.1pFW/L=
9.6µm/1.6µm
MSB
#3
C8
2500fF
C6
1500fF
C7
500fF
V2
Fig. 6.6. Qarku për zbatimin e logjikës së trefishtë në logjikën binare për MSB duke përdorur
MOSFET-at me portë qarkulluese
Tensioni i portës qarkulluese UF për MSB me hyrjet e trefishta është llogaritur si më poshtë
Për hyrjet (-1,-1)3 kemi:
)10.6..(..................................................).........45.1(
3)3()3(
876
8276
VU
CCCCCC
CVCVCVCV
U T
poxpoxn
cxp
F <
+++++
⋅+⋅+⋅−+⋅−
=

34. 34
Dhe për (1,1)3 kemi:
)11.6......(........................................).........45.1(
3)3()3(
876
8276
VU
CCCCCC
CVCVCVCV
U T
poxpoxn
cxp
F <
+++++
⋅+⋅+⋅+⋅
=
Për hyrjet (-1,0)3 deri (1,0)3 tensioni në portën qarkulluese mund të jetë më i madh se tensioni i
pragut. Duke e marrë hyrjen (-1,0)3, inekuacioni është dhënë si:
)12.6........(........................................).........45.1(
33)0()3(
876
876
VU
CCCCCC
CVCVCVCV
U T
poxpoxn
cxp
F >
+++++
⋅+⋅+⋅+⋅−
=
Vlerën e Cp e marrim nga ekuacioni (5.6), ku Cp1 = 40fF dhe K është dhënë:
)13.6........(..............................................................................................................876
C
CCC
K
++
=
zëvendësojmë C6 = 3C dhe C7 = C në ekuacionin (5.13)
C
C
C
CCC
K 88
4
3
+=
++
=
Zëvendësojmë vlerën e K dhe gjejmë Cp:
500
40
16040
500
4 8
8
⋅+=⋅





+= CfFfF
fF
C
C p
Zëvendësojmë vlerat për hyrjet (-1,0)3 Coxn, Coxp Cp në inekuacionin (6.12)
)14.6.........(..........).........45.1(
50
4
16015155001500
1533500015003
88
8
VU
CfFfFfFCfFfF
fFVCVfFVfFV
T
Cp
>












⋅++++++
⋅+⋅+⋅+⋅−
44 344 21
Nga shprehja e fundit gjejmë C8 > 5320fF, për të kënaqur inekuacionin (6.14) marrim vlerën
5500fF të cilin e zëvendësojmë në shprehjen për Cp dhe kemi:
fFfFCp 600
500
40
5500160 =⋅+=

35. 35
Tensioni i portës qarkulluese UF të invertorit (3) të MSB, për hyrjet e trefishta është llogaritur
dhe është paraqitur në tabelën 6.3
Për (-1,-1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 297.1
8130
10545
600151555005005003
15355003500315003
==
+++++⋅
⋅+⋅+⋅−⋅−
=
Për (-1,0)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 482.1
8130
12045
600151555005005003
15355003500015003
==
+++++⋅
⋅+⋅+⋅+⋅−
=
Për (-1,1)3 kemi
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 666.1
8130
13545
600151555005005003
15355003500315003
==
+++++⋅
⋅+⋅+⋅+⋅−
=
Për (0,-1)3
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 851.1
8130
150545
600151555005005003
15355003500315000
==
+++++⋅
⋅+⋅+⋅−⋅
=
Për (0,0)3 kemi
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 035.2
8130
16545
600151555005005003
15355003500015000
==
+++++⋅
⋅+⋅+⋅+⋅
=
Për (0,1)3 kemi
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 22.2
8130
18045
600151555005005003
15355003500315000
==
+++++⋅
⋅+⋅+⋅+⋅
=

36. 36
Për (1,-1)3 kemi:
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 404.2
8130
19545
600151555005005003
15355003500315003
==
+++++⋅
⋅+⋅+⋅−⋅
=
Për (1,0)3
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 589.2
8130
210545
600151555005005003
15355003500015003
==
+++++⋅
⋅+⋅+⋅+⋅
=
Për (1,1)3 kemi
V
V
fFfFfFfFfFfF
fFVfFVfFVfFV
U F 773.2
8130
22545
600151555005005003
15355003500315003
==
+++++⋅
⋅+⋅+⋅+⋅
=
Tabela 6.3. Tensioni në portën qarkulluese e MSB për hyrjet e trefishta
Hyrjet e trefishta
Dalja e (2)
V2
Tensioni në portën
qarkulluese
UF
(-1-1)3 HIGH (3V) 1,297 UF < UT
(-10)3 HIGH (3V) 1.482 UF > UT
(-11)3 HIGH (3V) 1.666 UF > UT
(0-1)3 HIGH (3V) 1.851 UF > UT
(00)3 HIGH (3V) 2.035 UF > UT
(01)3 HIGH (3V) 2.22 UF > UT
(1-1)3 HIGH (3V) 2.404 UF > UT
(10)3 HIGH (3V) 2.589 UF > UT
(11)3 LOW (0V) 2.773 UF < UT

37. 37
6.3.1. Projektimi i qarkut për invertorin (2)
Dalja e (2) është e ulët (0V) për hyrjen (1,1)3 dhe e lartë për hyrjet tjera. Qarku mund të
realizohet me dy kondensatorë hyrës C4 dhe C5. Për hyrjen (1,1)3 inekuacioni mund të shkruhet
si me poshtë:
)15.6(......................................................................).........45.1(
333
54
54
VU
CCCCC
CVCVCV
T
poxpoxn
oxp
>
++++
⋅+⋅+⋅
Kapacitetet C4 dhe C5 janë të barabartë me vlerën e kapacitetit njësi (500fF) që e kënaqë
inekuacionin (5.15). Dalja (2) V2 e kontrollon kapacitetin C8 në invertorë.
Vlera e K është:
2
254
==
+
=
C
C
C
CC
K
Zëvendësojmë për Cp dhe gjejmë:
fFfFCC pp 804022 1 =⋅=⋅=
Gjejmë UF për gjitha rastet dhe i paraqesim në tabelën 6.4.
Për (-1,-1)3
V
V
fFfFfFfFfF
fFVfFVfFV
662.2
1110
2955
801515500500
15350035003
−=
−
=
++++
⋅+⋅−⋅−
Për (-1,0)3
V
V
fFfFfFfFfF
fFVfFVfFV
311.1
1110
1455
801515500500
15350005003
−=
−
=
++++
⋅+⋅+⋅−
Për (-1,1)3
V
V
fFfFfFfFfF
fFVfFVfFV
041.0
1110
45
801515500500
15350035003
==
++++
⋅+⋅+⋅−

38. 38
Për (0,-1)3
V
V
fFfFfFfFfF
fFVfFVfFV
311.1
1110
1455
801515500500
15350035000
−=
−
=
++++
⋅+⋅−⋅
Për (0,0)3
V
V
fFfFfFfFfF
fFVfFVfFV
041.0
1110
45
801515500500
15350005000
==
++++
⋅+⋅+⋅
Për (0,1)3
V
V
fFfFfFfFfF
fFVfFVfFV
392.1
1110
1545
801515500500
15350035000
==
++++
⋅+⋅+⋅
Për (1,-1)3
V
V
fFfFfFfFfF
fFVfFVfFV
041.0
1110
45
801515500500
15350035003
==
++++
⋅+⋅−⋅
Për (1,0)3
V
V
fFfFfFfFfF
fFVfFVfFV
392.1
1110
1545
801515500500
15350005003
==
++++
⋅+⋅+⋅
Për (1,1)3
V
V
fFfFfFfFfF
fFVfFVfFV
743.2
1110
3045
801515500500
15350035003
==
++++
⋅+⋅+⋅

39. 39
Tabela 6.4: Tensioni i pragut qarkullues UF të V2 për hyrjet e trefishta
Hyrjet e trefishta
Tensioni në pragun qarkullues
UF
(-1-1)3 -2,662 UF < UT
(-10)3 -1,311 UF < UT
(-11)3 0,041 UF < UT
(0-1)3 -1,311 UF < UT
(00)3 0,041 UF < UT
(01)3 1,392 UF < UT
(1-1)3 0,041 UF < UT
(10)3 1,392 UF < UT
(11)3 2,743 UF > UT
Diagrami potencial i portës qarkulluese për MSB në shkallë është paraqitur në fig. 6.7. dhe është
i ndryshëm nga fig.6.5. sepse raporti i kapaciteteve C6 me C7 është 1:1 në vend të raportit 3:1.

40. 40
Fig.6.7. Diagrami potencial i portës qarkulluese për MSB

41. 41
6.4 Projektimi i qarkut për SSB
Nga tabela 5.1 biti me peshë të mesme (SSB- Second Significant Bit) është logjikë e ulët
(0V) për hyrjet (-1,-1)3, (0,-1)3, (0,0)3, (0,1)3 dhe (1,1)3, kurse është logjikë e lartë (3V) për rastet
(-1,0)3, (-1,1)3, (1,-1)3 dhe (1,0)3. Diagrami potencial i portës qarkulluese për SSB është paraqitur
në fig.6.8.
(-1-1)3 (-10)3 (-11)3 (0-1)3 (00)3 (01)3 (1-1)3 (11)3(10)3
DDV
UT
Fig.6.8. Diagrami potencial i portës qarkulluese për SSB
Tensioni në portën qarkulluese është më i ulët se tensioni i pragut për hyrjet (-1,-1)3, (0,-
1)3, (0,0)3, (0,1)3 dhe (1,1)3. Tensioni në portën qarkulluese bie nën tensionin e pragut dy herë
dhe prandaj dy vlerat e portës së invertorit (4), (5) janë të nevojshme për kontrollin e invertorit si
në fig. 6.9. Invertori ka katër kapacitete hyrëse C12, C13, C14 dhe C15. Kapacitetet C12 dhe C13
kontrollohen nga dy hyrjet e trefishta VA dhe VB. Kapacitetet C14 dhe C15 kontrollohen nga para-
hyrja e invertorit V4 (4) dhe V5 (5). Vlerat e invertorit V4 (4) janë logjika të ulëta (0V) për hyrjet
(0-1)3 deri (1,1)3 dhe vlera e invertorit V5 (5) është logjikë e ulët për hyrjen (1,1)3 Vlera e
invertorit (5) ka të njëjtën vlerë të (2), prandaj dalja V2 kontrollon kapacitetin C15.

42. 42
Fig.6.9. Qarku për zbatimin e logjikës së trefishtë në logjikën binare për SSB duke përdorur
portën qarkulluese të MOSFET-ave.

43. 43
6.4.1 Projektimi i qarkut për invertorin (6)
Dizajnimi i invertorit (6) është dhënë me inekuacionin:
)16.6.....(..............................).........45.1(
333
15141312
15141312
VU
CCCCCCC
CVCVCVCVCV
T
poxpoxn
oxpBA
<
++++++
⋅+⋅+⋅+⋅+⋅
Vlera e invertorit (4) bëhet e ulët (0V) për hyrjet (0,-1)3 deri (1,1)3, kurse për invertorin (5) bëhet
e ulët (0V) për hyrjen (1,1)3.
Vlerat e kapaciteteve C12 dhe C13 janë në raport 3:1 për MSB dhe LSB dhe kanë vlera
1500fF dhe 500fF. Dalja e qarkut duhet të jetë e anasjelltë që të fitohet dalja e saktë. Prandaj
është vendosur një CMOS invertor në dalje, i cili mund të jep vlerë të anasjelltë të daljes.
K llogaritet si më poshtë:
C
CCCC
K 15141312 +++
= , C12=3C dhe C13=C
C
CC
C
CCCC
K 15141514
4
3 +
+=
+++
=
Zëvendësojmë vlerën e K për ta njehsuar Cp:
50
)(4
16040
500
4 15141514 CC
fFfF
fF
CC
C p
+
+=⋅




 +
+=
Vlerat e C14 dhe C15 për ta kënaqur inekuacionin (6.16) janë marrë 2500fF dhe 1500fF.
Zëvendësojmë dhe gjejmë Cp:
fF
fFfF
fFC p 480
50
)15002500(4
160 =
+
+=
Zëvendësojmë në inekuacionin (6.16) dhe gjejmë UF:
Për (-1,-1)3, V4=3V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 928.0
6510
6045
4801515150025005001500
1531500325003500315003
==
++++++
⋅+⋅+⋅+⋅−⋅−
=

44. 44
Për (-1,0)3, V4=3V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 159.1
6510
7545
4801515150025005001500
1531500325003500015003
==
++++++
⋅+⋅+⋅+⋅+⋅−
=
Për (-1,1)3, V4=3V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 389.1
6510
9045
4801515150025005001500
1531500325003500315003
==
++++++
⋅+⋅+⋅+⋅+⋅−
=
Për (0,-1)3, V4=0V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
U F 468.0
6510
3045
4801515150025005001500
1531500325000500315000
==
++++++
⋅+⋅+⋅+⋅−⋅
=
Për (0,0)3, V4=0V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 698.0
6510
4545
4801515150025005001500
1531500325000500015000
==
++++++
⋅+⋅+⋅+⋅+⋅
=
Për (0,1)3, V4=0V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 928.0
6510
6045
4801515150025005001500
1531500325000500315000
==
++++++
⋅+⋅+⋅+⋅+⋅
=
Për (1,-1)3, V4=0V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 159.1
6510
7545
4801515150025005001500
1531500325000500315003
==
++++++
⋅+⋅+⋅+⋅−⋅
=
Për (1,0)3, V4=0V, V5=3V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 389.1
6510
90545
4801515150025005001500
1531500325000500015003
==
++++++
⋅+⋅+⋅+⋅+⋅
=

45. 45
Për (1,1)3, V4=0V, V5=0V kemi
V
V
FffFfFfFfFfFfF
fFVfFVfFVfFVfFV
UF 928.0
6510
60545
4801515150025005001500
1531500025000500315003
==
++++++
⋅+⋅+⋅+⋅+⋅
=
Gjerësia e transistorit NMOS-it është rregulluar për të ndryshuar tensionin e pragut për të
përmbushur inekuacionin (6.16). Tensioni i pragut është zhvendosur nga 1.45V në 1.05V sipas
ndryshimit të gjerësisë së transistorit NMOS nga Wn=8.0µm në Wn=24µm. Tensioni i pragut
është llogaritur dhe është vendosur në tabelën 6.5. Diagrami potencial i portës qarkulluese është
paraqitur në fig.6.10.
Tabela 6.5: Tensioni në portën qarkulluese UF i SSB për hyrjet e trefishta (UT=1,05)
Hyrjet e
trefishta
Dalja e #4
V4
Dalja e #5
V5
Tensioni në portën
qarkulluese
UF
(-1-1)3 HIGH (3V) HIGH (3V) 0,928 UF<UT
(-10)3 HIGH (3V) HIGH (3V) 1.159 UF>UT
(-11)3 HIGH (3V) HIGH (3V) 1.389 UF>UT
(0-1)3 LOW (0V) HIGH (3V) 0.468 UF<UT
(00)3 LOW (0V) HIGH (3V) 0.698 UF<UT
(01)3 LOW (0V) HIGH (3V) 0.928 UF<UT
(1-1)3 LOW (0V) HIGH (3V) 1.159 UF>UT
(10)3 LOW (0V) HIGH (3V) 1.389 UF>UT
(11)3 LOW (0V) LOW (0V) 0.928 UF<UT
Dalja e invertorit (4) V4 kontrollon kapacitetin C14
Dalja e invertorit (5) V5 kontrollon kapacitetin C15

46. 46
(-1-1)3 (-10)3 (-11)3 (0-1)3 (00)3 (01)3 (1-1)3 (11)3(10)3
DDV
0V
0.25V
0.5V
1V
0.75V
2V
1.25V
1.5V
1.75V
2.5V
2.25V
UT(1.05V)
Fig. 6.10: Diagrami potencial i portës qarkulluese për SSB
(figura është vizatuar në shkallë)

47. 47
6.4.2 Projektimi i qarkut për invertorin (4)
Dalja V4 e invertorit bëhet e ulët (0V) për hyrjet (0,-1)3 deri (1,1)3. Invertori (4) mund të
projektohet me tre kondensatorë hyrëse C9, C10 dhe C11. Kondensatorët C9 dhe C10 janë të
kontrolluar nga hyrjet e trefishta VA dhe VB, kurse kondensatori C11 është i kontrolluar nga
tensioni i furnizimit VDD (3V). Inekuacionet për invertorin (4) janë:
Për hyrjet (-1,-1)3 deri (-1,1)3,
)17.6.....(..................................................).........45.1(
33
11109
11109
VU
CCCCCC
CVCVCVCV
T
poxpoxn
oxpBA
<
+++++
⋅+⋅+⋅+⋅
Për hyrjet (0,-1)3 deri (1,1)3,
)18.6.....(..................................................).........45.1(
33
11109
11109
VU
CCCCCC
CVCVCVCV
T
poxpoxn
oxpBA
>
+++++
⋅+⋅+⋅+⋅
Vlerat e kapacitetit C9 dhe C10 janë vendosur në raportin 3:1 për MSB dhe LSB në bitat e
trefishtë dhe vlerat minimale të kapaciteteve janë konsideruar të jenë 1500fF dhe 500fF. Vlera e
K është kur dihet se C9=3C dhe C10=C:
C
C
C
CCC
C
CCC
K 111111109
4
3
+=
++
=
++
=
Duke zëvendësuar vlerën e K dhe për Cp1=40fF gjejmë Cp :
50
4
16040
500
4 1111 C
fFfF
fF
C
C p +=⋅





+=
Zëvendësojmë vlerat C9, C10 dhe Cp në inekuacionet (6.17) dhe (6.18) dhe vlera minimale
e C11 është 3500fF, i cili është shumëfish i 500fF. Për përgjigjje më të mirë të koordinuar, vlera e
C11 mund të reduktohet dhe ende ta plotësoj inekuacionin duke e rritur raportin W/L të
transistorit NMOS, me fjalë të tjera tensioni i pragut ndryshon. Është përdorur gjerësia e
transistorit NMOS Wn=20µm dhe vlera e C11 është reduktuar në 2500fF dhe është paraqitur në
fig.6.9. Me zëvendësimin e C11=2500fF gjejmë Cp:
fF
fF
fFC p 360
50
25004
160 =
⋅
+=

48. 48
6.4.3 Projektimi i qarkut për invertorin (5)
Dalja e invertorit (5) është e njëjtë si dalja e invertorit( 2), prandaj dalja V2 e (2) është
përdorur për kontrollimin e kondensatorit C15.
6.5. Projektimi i qarkut për LSB
Dalja e LSB është logjikë e lartë (3V) për numrat decimal (-3, -1, 1, 3) dhe logjikë e ulët
(0V) për numra decimal (-4, -2, 0, 2, 4) nga tabela 6.1. Diagrami potencial i portës qarkulluese
për LSB është paraqitur në fig 6.11. ku tensioni në portën qarkulluese bie nën tensionin e pragut
katër herë, prandaj janë përdorur katër vlera të invertorit për të kontrolluar tensionin në portën
qarkulluese si në fig 6.12.
Fig. 6.11: Diagrami potencial i portës qarkulluese për bitin me peshë më të vogël.
(figura nuk është vizatuar në shkallë).

49. 49
Fig.6.12. Qarku për zbatimin e logjikës së trefishtë në logjikën binare për LSB duke përdorur
portën qarkulluese të MOSFET-ave. Vlera e invertorit (8) jep dalje të njëjtë si biti i shenjës
dhe (10) jep dalje të njëjtë si invertori (2), prandaj biti i shenjës dhe V2 janë përdorur për
kontrollimin e kondesatorëve C24 dhe C26
Invertori ka gjashtë kondensatorë hyrës C21, C22 C23, C24, C25 dhe C26. Kondensatorët C21
dhe C22 janë të kontrolluar nga hyrjet e trefishta VA dhe VB. Kondensatorët C23, C24, C25 dhe C26
janë të kontrolluar nga daljet V7, V8, V9 dhe V10 të invertorëve (7), (8), (9) dhe (10). Dalja e
invertorit (7) bëhet e ulët (0V) për hyrjet (-1,1)3 deri (1,1)3, dalja e (8) bëhet e ulët (0V) për
hyrjet (0,0)3 deri (1,1)3, dalja e (9) bëhet e ulët (0V) për hyrjet (1,-1)3 deri (1,1)3 dhe dalja e (10)
bëhet e ulët (0V) për hyrjen (1,1)3.
Tensioni në portën qarkulluese UF në invertorë është dhënë me ekuacionin:
)19.6......(....................
262524232221
26102592482372221
poxpoxn
oxpDDBA
F
CCCCCCCCC
CVCVCVCVCVCVCV
U
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅
=
Kondensatorët hyrës C21 dhe C22 në invertorë janë të kontrolluara nga hyrjet e trefishta dhe janë
në raport 3:1 për MSB dhe LSB. Vlerat minimale të kapaciteteve janë konsideruar 1500fF dhe
500fF. Vlera e K është :

50. 50
C
CCCC
C
CCCCCC
C
CCCCCC
K 2625242326252423262524232221
4
3 +++
+=
+++++
=
+++++
=
për Cp1=40fF gjejmë Cp:
( )26252423
26252423
50
4
16040
500
4 CCCCfFfF
fF
CCCC
Cp ++++=⋅




 +++
+=
Vlerat minimale të kondensatorëve C23, C24, C25 dhe C26 kontrollohen nga dajlet e invertorëve
dhe kanë vlerat 1000fF, të cilat i zëvendësojmë në shprehjen e Cp dhe gjejmë:
( ) fF
fF
fFCCCCfFCp 480
50
16000
160
50
4
160 26252423 =+=++++=
Tensioni i pragut të invertorit ndryshohet nga 1,45V në 1,05V sipas ndryshimit të gjerësisë së
transistorit NMOS nga Wn=8µm në Wn=24µm. Tensioni në portën qarkulluese është llogaritur si
më poshtë dhe është paraqitur në tabelën 6.6. Diagrami potencial i portës qarkulluese për LSB
është paraqitur në shkallë si në fig.6.13. Dalja e invertorit duhet të jetë e anasjelltë për të marrë
LSB. Prandaj është vendosur një CMOS invertorë në dalje.
Llogarisim tensionin në pragun qarkullues përmes shprehjes (6.19)
Për hyrjen (-1,-1)3 V7=3V, V8=3V, V9=3V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 926.0
6525
6045
480151510001000100010005001500
15310003100031000310003500315003
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅−⋅−
=
për hyrjet (-1,0)3 V7=3V, V8=3V, V9=3V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 156.1
6525
7545
480151510001000100010005001500
15310003100031000310003500015003
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅−
=
për hyrjet (-1,1)3 V7=0V, V8=3V, V9=3V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 926.0
6525
6045
480151510001000100010005001500
15310003100031000310000500315003
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅−
=

51. 51
për hyrjet (0,-1)3 V7=0V, V8=3V, V9=3V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 156.1
6525
7545
480151510001000100010005001500
15310003100031000310000500315000
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅−⋅
=
për hyrjet (0,0)3 V7=0V, V8=0V, V9=3V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 926.0
6525
6045
480151510001000100010005001500
15310003100031000010000500015000
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅
=
për hyrjet (0,1)3 V7=0V, V8=0V, V9=3V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 156.1
6525
7545
480151510001000100010005001500
15310003100031000010000500315000
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅
=
për hyrjet (1,-1)3 V7=0V, V8=0V, V9=0V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 926.0
6525
6045
480151510001000100010005001500
15310003100001000010000500315003
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅−⋅
=
për hyrjet (1,0)3 V7=0V, V8=0V, V9=0V dhe V10=3V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 156.1
6525
7545
480151510001000100010005001500
15310003100001000010000500015003
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅
=
për hyrjet (1,1)3 V7=0V, V8=0V, V9=0V dhe V10=0V kemi:
V
V
fFfFfFfFfFfFfFfFfF
fFVfFVfFVfFVfFVfFfFV
UF 926.0
6525
6045
480151510001000100010005001500
15310000100001000010000500315003
==
++++++++
⋅+⋅+⋅+⋅+⋅+⋅+⋅
=

52. 52
Tabela 6.6: Tensioni në portën qarkulluese UF i LSB për hyrjet e trefishta (UT=1,05V)
Hyrjet e
trefishta
Dalja e (7)
V7
Dalja e (8)
V8
Dalja e (9)
V9
Dalja e (10)
V10
Tensioni në
portën
qarkulluese
UF
(-1-1)3
HIGH
(3V)
HIGH
(3V)
HIGH
(3V)
HIGH
(3V)
0,926 UF<UT
(-10)3
HIGH
(3V)
HIGH
(3V)
HIGH
(3V)
HIGH
(3V)
1,156 UF>UT
(-11)3
LOW
(0V)
HIGH
(3V)
HIGH
(3V)
HIGH
(3V)
0,926 UF<UT
(0-1)3
LOW
(0V)
HIGH
(3V)
HIGH
(3V)
HIGH
(3V)
1,156 UF>UT
(00)3
LOW
(0V)
LOW
(0V)
HIGH (3V)
HIGH
(3V)
0,926 UF<UT
(01)3
LOW
(0V)
LOW
(0V)
HIGH (3V)
HIGH
(3V)
1,156 UF>UT
(1-1)3
LOW
(0V)
LOW
(0V)
LOW
(0V)
HIGH
(3V)
0,926 UF<UT
(10)3
LOW
(0V)
LOW
(0V)
LOW
(0V)
HIGH
(3V)
1,156 UF>UT
(11)3
LOW
(0V)
LOW
(0V)
LOW
(0V)
LOW
(0V)
0,926 UF<UT

53. 53
Fig. 6.13. Diagrami potencial i portës qarkulluese për bitin me peshë më të vogël.
(figura është vizatuar në shkallë).

54. 54
6.5.1 Projektimi i qarkut për invertorin (7)
Dalja e invertorit (7) bëhet e ulët (0V) për hyrjet nga (-1,1)3 deri (1,1)3, prandaj
inekuacioni për këtë invertor mund të shkruhet:
)20.6...(..................................................).........45.1(
33
181716
181716
VU
CCCCCC
CVCVCVCV
T
poxpoxn
oxpBA
>
+++++
⋅+⋅+⋅+⋅
Kapaciteti i kondensatorëve C16 dhe C17 është në raport 2:1 dhe vlera minimale e tyre është
C16=1000fF dhe C17=500fF. Prandaj K është:
C
C
C
CCC
K 18181716
3 +=
++
=
Zëvendësojmë për Cp dhe gjejmë:
18
18
50
4
12040
500
3 CfFfF
fF
C
Cp +=⋅





+=
Zëvendësimi i vlerave të C16=1000fF dhe C17=500fF në inekuacionin (6.20) për hyrjen (-1,1)3
mund të gjendet vlera minimale e C18=2500fF. Prandaj Cp është 320fF.

55. 55
6.5.2 Projektimi i qarkut për invertorin (8)
Dalja e invertorit (8) bëhet e ulët (0V) për hyrjet (0,0)3 deri (1,1)3. Ky invertor është
projektuar me tre kondensatorë hyrës C1, C2 dhe C3, i cili është e njëjtë me daljen e bitit të
shenjës, prandaj dalja e bitit të shenjës është përdorur të kontrolloj kapacitetin hyrës C24.
6.5.3 Projektimi i qarkut për invertorin (9)
Dalja e invertorit (9) bëhet e ulët (0V) për hyrjet (1,-1)3 deri (1,1)3. Ky invertor mund të
projektohet me dy kondensatorë hyrës C19 dhe C20 Inekuacioni do të jetë :
)45.1(
3
2019
2019
VU
CCCCC
CVCVCV
T
poxpoxn
oxpBA
>
++++
⋅+⋅+⋅
Kondensatorët C19 dhe C20 janë në raport 3:1, pra C19 = 1500fF dhe C20 = 500fF, gjerësia
e transistorit NMOS është ndryshuar nga vlera Wn = 8 µm në Wn = 16 µm dhe është paraqitur në
fig. 6.12.
6.5.4 Projektimi i qarkut për invertorin (10)
Dalja e invertorit (10) bëhet e ulët (0V) për hyrjen (1,1)3 e cila është e njëjtë me daljen e
invertorit (2), prandaj dalja V2 është përdorur për të kontrolluar kondensatorin hyrës C26.

56. 56
6.6. CMOS-i i kompletuar
Në fig. 6.14 është paraqitur qarku komplet i CMOS-it për konvertimin e logjikës së
trefishtë në logjikën binare duke përdorur portën qarkulluese të MOSFET-ave. Qarku në fig 6.14
është simuluar për teknologjinë 1,5µm me tension të furnizimit 3V.
Fig.6.14: Qarku për implementimin e konvertimit nga logjika e trefishtë në logjikën binare.

57. 57
Përfundim
Në këtë punim diplome është paraqitur një projektim i qarkut të integruar për
konvertimin e bitave të logjikës së trefishtë në bita të logjikës binare, duke përdorur hyrje të
shumëfishta në portën qarkulluese të MOSFET-ave. Diagramet potenciale qarkulluese janë
përdorur për ndërtimin e blloqeve të ndryshme të qarkut të konvertimit. Qarku i integruar është
projektuar dhe simuluar në standardin e teknologjisë digjitale CMOS 1,5µm. Qarqet janë
simuluar në SPICE me parametrat e modelit MOSIS BISM3. Qarqet janë projektuar për logjikën
e trefishtë të ekuilibruar (-1, 0, +1) dhe është përcaktuar si (-3V, 0V +3V).
Qarku logjik i trefishtë ka dy hyrje (MSB dhe LSB) dhe katër dalje të logjikës binare (SB
– Sing Bit), biti me peshë më të madhe (MSB - Most Significant Bit), biti me peshë të mesme
(SSB - second significant bit) dhe biti me peshë më të vogël (LSB – Least Significant Bit). Për
shembull për numrin decimal “-3” kemi numrin binar përkatës (1011)2. Biti i majtë (biti i parë)
është “1” dhe tregon që numri është negativ dhe tre bitat tjerë të ardhshëm “011” paraqesin
numrin “3”.
Në shumicën e rasteve MOSFET-at janë marrë me gjerësi W = 8µm dhe gjatësi L =
1,6µm dhe janë ndryshuar varësisht prej nevojës për ndryshimin e tensionit të pragut UT.
Trashësia e shtresës oksiduese të silicit tox është marrë nga parametrat e modelit MOSIS dhe
është tox = 300x10-10
m.

58. 58
Conclusion
An integrated circuit design is presented for the conversion of ternary bits into binary bits
using multiple- input floating gate MOSFETsThe floating potential diagrams have been used to
design different building blocks of the conversion circuit. The full integrated circuit is designed
and simulated in standard 1.5 µm digital CMOS technology. The circuits are simulated in SPICE
with MOSIS BSIM3 model parameters. The circuits are designed for balanced ternary logic (-1,
0,+1) and is defined as (-3V, 0V, 3V).
The circuit block has two ternary logic inputs, a MSB and a LSB and four binary logic
outputs, a sign bit (SB), a most significant bit (MSB), a second significant bit (SSB) and a least
significant bit (LSB). For example a decimal number “-3” for which the corresponding binary
bits are (1011)2. The left most bit is the sign bit, which is “1” represents the number is
negative and next three bits “011” represents “3”.
In most cases MOSFETs are obatin width W = 8µm and length L = 1,6µm, and is
changed depending on the need for change threshold voltage UT. The thickness of gate oxide tox
The thickness of gate oxide is obtained from model parameters given by MOSIS and is 300x10-
10
m.

59. 59
Referencat
1. Prof. DR. Nebi Caka “Mikroelektronika” 2007 Prishtinë
2. Harish N. Venkata Bachelor of Technology, Sri Venkateswara University, Tirupati,
India, 1999 December, 2002 ” TERNARY AND QUATERNARY LOGIC TO
BINARY BIT CONVERSION CMOS INTEGRATED CIRCUIT DESIGN USING
MULTIPLE INPUT FLOATING GATE MOSFETS”
3. Josephine Ratna Sathiaraj B.E., Bharathiar University, 2001 December 2009
“TERNARY TO BINARY CONVERTER DESIGN IN CMOS USING MULTIPLE
INPUT FLOATING GATE MOSFETS”
4. Sowmya Subramanian B. Tech, Jawaharlal Nehru Technical University, 2002
December 2005 “TERNARY LOGIC TO BINARY BIT CONVERSION USING
MULTIPLE INPUT FLOATING GATE MOSFETS IN 0.5 MICRON N-WELL
CMOS TECHNOLOGY”
Referencat në Web:
1. http://en.wikipedia.org/wiki/CMOS
2. http://www.egr.msu.edu/classes/ece410/mason/files/Ch7.pdf
3. http://www.ee.bgu.ac.il/~kushnero/ternary/Using%20CMOS%20gates/CMOS%20ternary%
20logic%20circuits.pdf