Nghịch lưu ba pha ba bậc hình T chịu lõi

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH
LUẬN VĂN THẠC SĨ
PHẠM GIA TRÍ
NGHỊCH LƯU BA PHA BA BẬC HÌNH T CHỊU LỖI
NGÀNH: KỸ THUẬT ĐIỆN TỬ - 60520203
Tp. Hồ Chí Minh, tháng 04/2019
SKC0 0 6 1 1 9

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH
LUẬN VĂN THẠC SĨ
PHẠM GIA TRÍ
NGHỊCH LƯU BA PHA BA BẬC HÌNH T CHỊU LỖI
NGÀNH: KỸ THUẬT ĐIỆN TỬ - 60520203
Hướng dẫn khoa học:
PGS.TS TRẦN THU HÀ
Tp. Hồ Chí Minh, tháng 04 / 2019

LUẬN VĂN TỐT NGHIỆP
i
LÝ LỊCH KHOA HỌC
I. LÝ LỊCH SƠ LƯỢC:
Họ và tên: Phạm Gia Trí Giới tính: Nam
Ngày, tháng, năm sinh: 06/04/1994 Nơi sinh: Quảng Ngãi
Quê quán: Quảng Ngãi Dân tộc: Kinh
Tôn giáo: Không
Địa chỉ thường trú: Đội 5, Nho Lâm, Phổ Hòa, Đức Phổ, Quảng Ngãi.
Điện thoại: 0378437919
E-mail: giatrispkt@gmail.com
II. QUÁ TRÌNH ĐÀO TẠO:
1. Đại học:
Hệ đào tạo: Đại học chính quy Thời gian đào tạo từ 09/2012 đến 09/2016
Nơi học (trường, thành phố): Trường Đại học Sư phạm Kỹ thuật TP.HCM.
Ngành học: CNKT Điện Tử - Truyền Thông
Tên đồ án tốt nghiệp: Xe tự động di chuyển dựa vào vật mốc dùng xử lý ảnh
Ngày và nơi bảo vệ đồ án tốt nghiêp: 07/2016 tại Trường Đại học Sư phạm Kỹ
thuật TP.HCM.
Người hướng dẫn: PGS.TS Nguyễn Thanh Hải
III. QUÁ TRÌNH CÔNG TÁC CHUYÊN MÔN KỂ TỪ KHI TỐT NGHIỆP
ĐẠI HỌC:
Thời gian Nơi công tác Công việc đảm nhiệm
02-2017
đến nay
Công ty TNHH An
Việt Long
Kỹ sư phòng R&D

ii
LỜI CAM ĐOAN
Tôi cam đoan đây là công trình nghiên cứu của tôi.
Các số liệu, kết quả nêu trong luận văn này là trung thực và chưa từng được ai
công bố trong bất kỳ công trình nào khác
Tp. Hồ Chí Minh, ngày 30 tháng 03 năm 2019
(Ký tên và ghi rõ họ tên)
Phạm Gia Trí

iii
LỜI CẢM TẠ
Xin chân thành gửi lời cảm ơn đến PGS.TS. Trần Thu Hà và ThS. Đỗ Đức
Trí đã tận tình hướng dẫn tôi trong thời gian thực hiện luận văn.
Xin chân thành gửi lời cảm ơn đến toàn thể quí thầy cô trường Đại học Sư Phạm
Kỹ Thuật TP. Hồ Chí Minh đã giảng dạy, hướng dẫn và tạo mọi điều kiện, môi trường
học tập tốt cho tôi.
Xin cảm ơn bộ môn cơ sở Kỹ thuật điện Khoa Điện – Điện tử Trường Đại học
Sư phạm Kỹ thuật Thành phố Hồ Chí Minh, thầy Đỗ Đức Trí đã hỗ trợ phòng thí
nghiệm Điện tử công suất nâng cao D405 trong suốt thời gian thực hiện luận văn.
Xin kính chúc sức khỏe và chân thành cảm ơn.
Học viên
Phạm Gia Trí

iv
TÓM TẮT LUẬN VĂN
Các bộ nghịch lưu công suất đóng vai trò ngày càng quan trọng trong lĩnh vực
công nghiệp cũng như hộ gia đình. Việc nâng cao chất lượng nguồn cung cấp luôn là
nhiệm vụ quan trọng trong lĩnh vực điện tử công suất. Hiện nay, có khá nhiều loại
cấu hình nghịch lưu hiệu suất cao. Nhưng vẫn còn tồn tại một số nhược điểm như:
Điện áp ngõ ra luôn nhỏ hơn điện áp DC nguồn cấp; Các khóa bán dẫn không được
phép dẫn đồng thời (trùng dẫn); Chưa được thiết kế, trang bị dự phòng nên khi có sự
cố xảy ra toàn bộ hệ thống bị trì trệ, gián đoạn.
Bộ nghịch lưu ba pha, ba bậc hình T là một dạng cải tiến của mô hình nghịch
lưu NPC truyền thống sử dụng diode kẹp với cùng số khóa bán dẫn, tuy nhiên do
không sử dụng diode nên hiệu quả kinh tế tăng lên, kích thước của mạch giảm xuống.
Đồng thời, được thiết kế có khả năng phát hiện, xử lý lỗi giúp cho mạch hoạt động
được dưới điều kiện lỗi hở mạch. Việc kết hợp nghịch lưu hình T cùng với bộ tăng
áp Quasi switch boost (qSBT2
I) sẽ giải quyết được vấn đề mà các bộ nghịch lưu
truyền thống gặp phải – điện áp ngõ ra lớn hơn điện áp ngõ vào mà không cần thông
qua bộ tăng áp DC – DC, điện áp ngõ ra được điều khiển thông qua chỉ số ngắn mạch.
Các kết quả lý thuyết sẽ được kiểm chứng trên phần mềm PSIM và thực nghiệm trên
mô hình được điều khiển bằng kit DSP TMS320F28335 với FPGA Cyclone II
EP2C5T144.
Bài nghiên cứu được trình bày gồm 5 chương:
Chương 1: Trình bày tổng quan về tình hình nghiên cứu bộ nghịch lưu, ưu
khuyết điểm của ba bộ nghịch lưu truyền thống NPC, Flying capacitor, Cascade
multilevel, mục tiêu, phạm vi, phương pháp nghiên cứu và ứng dụng của đề tài.
Chương 2: Giới thiệu các cấu hình nghịch lưu, mạch Quasi switch boost, các
vấn đề lỗi trên cấu hình nghịch lưu và quy trình xử lý lỗi.
Chương 3: Cấu hình nghịch lưu ba pha ba bậc hình T chịu lỗi đề xuất.
Chương 4: Kết quả mô phỏng và thực nghiệm của bộ nghịch lưu đề xuất.
Chương 5: Ưu điểm, hạn chế và hướng phát triển của đề tài.

v
ABSTRACT
Multilevel inverters play an increasingly important role in industry as well as
in household sector. Improving the quality of supplies is always an important task in
the field of power electronics. Currently, there are many types of high-performance
inverter configurations. But there are still some disadvantages such as: The output
voltage is always smaller than the supply DC voltage; Semiconductor switchs are not
allowed to lead at the same time (overlapping); Not designed, equipped with backup,
so when an incident occurs, the whole system is stagnant and interrupted.
The three-phase T-type inverter is an improved form of the traditional NPC
inverter model using clamping diode with the same number of semiconductors, but it
does not use diodes so it is more effective, the size of the circuit decreased. At the
same time, the system is designed to be able to detect and handle errors, making the
circuit work under conditions of open-circuit fault. The combination of the T-type
inverter with the Quasi switch boost (qSBT2
I) will solve the problem that traditional
inverter encounters - the output voltage is greater than the input voltage without the
DC - DC booster, output voltage is controlled via short circuit coefficient. The
theoretical results will be verified on PSIM software and experimented on the model
controlled by kit TMS320F28335 with FPGA Cyclone II EP2C5T144.
The paper is presented in 5 chapters:
Chapter 1: Overview of inverter researc, the advantages and disadvantages of
three traditional inverters are NPC, Flying capacitor, Cascade multilevel inverter,
objectives, scope, research methods and applications of topic.
Chapter 2: Introducing the inverter configurations, Quasi switch boost circuit,
error problems on the inverter configuration and error handling process.
Chapter 3: The three-phase T-type inverter capacities with fault tolerance.
Chapter 4: Simulation results and experiment of proposed inverter.
Chapter 5: Advantages, limitations and the development direction of the topic.

vi
MỤC LỤC
LÝ LỊCH KHOA HỌC .......................................................................................i
LỜI CAM ĐOAN.............................................................................................. ii
LỜI CẢM TẠ................................................................................................... iii
TÓM TẮT LUẬN VĂN....................................................................................iv
MỤC LỤC.........................................................................................................vi
DANH SÁCH CÁC BẢNG ..............................................................................ix
DANH SÁCH CÁC HÌNH.................................................................................x
DANH SÁCH CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT ................................xiv
Chương 1 TỔNG QUAN ...................................................................................1
1.1. Tổng quan về lĩnh vực nghiên cứu.....................................................1
1.2. Mục tiêu của đề tài..............................................................................4
1.3. Nhiệm vụ và giới hạn của đề tài..........................................................4
1.4. Phương pháp nghiên cứu.....................................................................4
1.5. Điểm mới của đề tài ............................................................................5
1.6. Phạm vi ứng dụng ...............................................................................5
Chương 2 CƠ SỞ LÝ THUYẾT........................................................................6
2.1. Lý thuyết về nghịch lưu ......................................................................6
2.1.1. Khái niệm........................................................................................6
2.1.2. Bộ nghịch lưu áp.............................................................................6
2.1.3. Một số cấu trúc nghịch lưu ba bậc thông dụng...............................7
2.1.3.1. Nghịch lưu diode kẹp (NPC – Neural Point Clamped).............7
2.1.3.2. Nghịch lưu tụ kẹp (Flying capitor inverter) ..............................8

vii
2.1.3.3. Nghịch lưu Cascade...................................................................8
2.1.4. Nghịch lưu ba pha ba bậc hình T (T type NPC Inverter)................9
2.1.4.1. Cấu hình ....................................................................................9
2.4.1.2. Nguyên lý hoạt động ...............................................................10
2.2. Nghịch lưu tăng áp và nghịch lưu Quasi switch boost .....................11
2.2.1. Nghịch lưu truyền thống kết hợp bộ tăng áp.................................11
2.2.2. Nghịch lưu Quasi switch boost (qSBI) .........................................11
2.3. Một số lỗi xảy ra trên bán dẫn cấu hình nghịch lưu..........................14
2.4. Lỗi hở mạch không cho phép và lỗi dung sai ...................................15
2.5. Quy trình xử lý lỗi.............................................................................15
2.5.1. Phát hiện lỗi ..................................................................................15
2.5.2. Cô lập linh kiện lỗi........................................................................16
2.5.3. Xử lý lỗi bằng giải thuật điều khiển..............................................16
Chương 3 KHẢO SÁT BỘ NGHỊCH LƯU BA PHA BA BẬC HÌNH T
TĂNG ÁP QUASI SWITCH BOOST CHỊU LỖI ...................................................17
3.1. Cấu hình bộ nghịch lưu ba pha ba bậc hình T tăng áp Quasi switch
boost (qSBT2
I) chịu lỗi .........................................................................................17
3.2. Lưu đồ và quá trình hoạt động của bộ nghịch lưu ............................18
3.2.1. Lưu đồ hoạt động của bộ nghịch lưu ............................................18
3.2.2. Khi mạch nghịch lưu hoạt động bình thường ...............................19
3.2.2.1. Nguyên lý hoạt động................................................................19
3.2.2.2. Giải thuật điều chế độ rộng xung (PWM) cho bộ nghịch lưu .22
3.2.3. Khi mạch nghịch lưu xảy ra lỗi.....................................................24
3.2.3.1. Phương pháp nhận biết lỗi.......................................................25
3.2.3.2. Nguyên lý hoạt động của mạch chịu lỗi ..................................26
3.2.3.3. Giải thuật điều chế độ rộng xung (PWM) của mạch chịu lỗi..26
Chương 4 MÔ PHỎNG VÀ THỰC NGHIỆM................................................30

viii
4.1. Xây dựng mô hình thực nghiệm mạch nghịch lưu đề xuất...............30
4.1.1. Mô hình thực nghiệm....................................................................30
4.1.2. Mô tả chi tiết mô hình...................................................................32
4.1.2.1. Kit DSP TMS320F28335........................................................32
4.1.2.2. Kit FPGA Cyclone II EP2C5T144..........................................32
4.1.2.3. Mạch điều khiển (mạch kích)..................................................33
4.1.2.4. Mạch cảm biến áp....................................................................34
4.1.2.5. Mạch nghịch lưu......................................................................35
4.2. Kết quả mô phỏng và thực nghiệm ...................................................35
4.2.1. Kết quả mô phỏng.........................................................................36
4.2.2. Kết quả thực nghiệm.....................................................................45
Chương 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN ......................................60
5.1. Kết luận.............................................................................................60
5.2. Hướng phát triển ...............................................................................61
TÀI LIỆU THAM KHẢO................................................................................62
PHỤ LỤC.........................................................................................................65

ix
DANH SÁCH CÁC BẢNG
BẢNG TRANG
Bảng 2.1: Bảng trạng thái và điện áp ngõ ra của mạch (x = a, b, c) ...........................7
Bảng 2.2: Các trạng thái hoạt động của bộ nghịch lưu ba pha ba bậc hình T (x = a,
b, c)............................................................................................................................10
Bảng 2.3: Các lỗi thường gặp trên bán dẫn [16] .......................................................14
Bảng 3.1: Trạng thái hoạt động các khóa của bộ qSBT2
I (x = a, b, c) .....................19
Bảng 4.1: Thông số linh kiện sử dụng trong mô phỏng và thực nghiệm..................36
Bảng 4.2: So sánh kết quả mô phỏng với thực nghiệm ............................................58
Bảng 4.3: So sánh luận văn với đề tài luận văn [21].................................................59

x
DANH SÁCH CÁC HÌNH
HÌNH TRANG
Hình 1.1 Sơ đồ nghịch lưu nguồn áp tăng áp bằng bộ DC - DC ................................2
Hình 1.2 Sơ đồ nghịch lưu nguồn áp tăng áp bằng máy biến áp ................................2
Hình 2.1 Cấu hình bộ nghịch lưu ba pha ba bậc NPC ................................................7
Hình 2.2 Cấu hình bộ nghịch lưu ba pha ba bậc dạng tụ kẹp .....................................8
Hình 2.3 Cấu hình bộ nghịch lưu ba pha ba bậc dạng cascade...................................9
Hình 2.4 Cấu hình bộ nghịch lưu ba pha ba bậc hình T ...........................................10
Hình 2.5 Cấu hình bộ nghịch lưu tăng áp truyền thống............................................11
Hình 2.6 Cấu hình nghịch lưu Quasi switch boost ...................................................12
Hình 2.7 Cấu hình nghịch lưu Quasi switch boost ở trạng thái không ngắn mạch...12
Hình 2.8 Cấu hình nghịch lưu Quasi switch boost ở trạng thái ngắn mạch..............12
Hình 2.9 Một số lỗi hở mạch trên cấu hình qSBT2
I: (a) S1a hở mạch, (b) S2a hở
mạch ..........................................................................................................................15
Hình 3.1 Sơ đồ cấu hình nghịch lưu qSBT2
I có khả năng chịu lỗi...........................17
Hình 3.2 Lưu đồ hoạt động bộ nghịch lưu qSBT2
I có khả năng chịu lỗi .................18
Hình 3.3 Nguyên lý của bộ qSBT2
I: (a) Trạng thái không ngắn mạch, (b) Trạng thái
Zero, (c) Trạng thái ngắn mạch.................................................................................20
Hình 3.4 Tín hiệu điều khiển PWM cho các khóa công suất pha A của bộ qSBT2
I 23
Hình 3.5 Phần nhánh nghịch lưu pha A bị lỗi: (a) S1a hở mạch, (b) S4a hở mạch, (c)
S1a và S4a hở mạch.....................................................................................................24
Hình 3.6 Phương pháp nhận biết lỗi hở mạch: (a) Phương pháp lấy mẫu, (b) Quá
trình phát hiện lỗi hở mạch khóa S1a .........................................................................25
Hình 3.7 Dạng xung điều khiển PWM nhánh nghịch lưu pha A và điện áp cực VAG
khi khóa S1a hở mạch ................................................................................................27
Hình 3.8 Sơ đồ góc pha điện áp: (a) Điều kiện bình thường, (b) S1a, S4a hở mạch ..28
Hình 4.1 Sơ đồ khối mô hình thực nghiệm...............................................................30
Hình 4.2 Mạch nghịch lưu thực nghiệm ...................................................................31

xi
Hình 4.3 Mô hình thí nghiệm thực tế........................................................................31
Hình 4.4 Kit vi xử lý DSP TMS320F28335 .............................................................32
Hình 4.5 Kit FPGA Cyclone II EP2C5T144.............................................................33
Hình 4.6 Hình dạng và sơ đồ chân IC điều khiển điện áp Morsun G1215S-1W......33
Hình 4.7 Sơ đồ mạch kích.........................................................................................33
Hình 4.8 Sơ đồ nguyên lý mạch cảm biến áp ...........................................................34
Hình 4.9 Mạch cảm biến áp ......................................................................................34
Hình 4.10 Hình dạng và sơ đồ chân của IGBT FGL40N120 và FGL40N150D ......35
Hình 4.11 Hình dạng và sơ đồ chân của diode DSEP60-12A ..................................35
Hình 4.12 Điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch
xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù...................37
Hình 4.13 Điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở
mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý lỗi S1a và S4a
đã bù..........................................................................................................................37
Hình 4.14 Điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch
Hình 4.15 Điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở
đã bù..........................................................................................................................39
Hình 4.16 Điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch
Hình 4.17 Điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở
đã bù..........................................................................................................................40
Hình 4.18 Dòng điện trên tải pha A (Ia): (a) Khi hoạt động bình thường, (b) Khi lỗi
S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù
...................................................................................................................................41

xii
S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử lý
lỗi S1a và S4a đã bù.....................................................................................................42
Hình 4.20 Tổng méo hài (THD) dòng điện trên tải pha A: (a) Khi hoạt động bình
thường, (b) Khi lỗi hở mạch S1a xảy ra, (c) Khi đã xử lý lỗi hở mạch S1a................43
Hình 4.21 Điện áp trên tụ VC: (a) Khi hoạt động bình thường, (b) Khi đã xử lý lỗi
hở mạch.....................................................................................................................43
Hình 4.22 Điện áp DC - link (VPN): (a) Khi hoạt động bình thường, (b) Khi đã xử lý
lỗi hở mạch................................................................................................................44
Hình 4.23 Giải thuật điều khiển PWM cho các khóa nhánh nghịch lưu pha A và
điện áp cực VAG chịu lỗi hở mạch S1a .......................................................................44
Hình 4.24 Thời gian đáp ứng xử lý lỗi khi lỗi hở mạch xảy ra.................................45
Hình 4.25 Thực nghiệm điện áp dây VAB: a) Khi hoạt động bình thường, (b) Khi lỗi
...................................................................................................................................46
Hình 4.26 Thực nghiệm điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi
lỗi S1a và S4a đã bù.....................................................................................................47
Hình 4.27 Thực nghiệm điện áp pha VAN: a) Khi hoạt động bình thường, (b) Khi lỗi
...................................................................................................................................48
Hình 4.28 Thực nghiệm điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi
lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng chưa bù, (d) Khi xử
lý lỗi S1a và S4a đã bù.................................................................................................48
Hình 4.29 Thực nghiệm điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi
lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã
bù...............................................................................................................................50

xiii
lý lỗi S1a và S4a đã bù.................................................................................................51
Hình 4.31 Thực nghiệm dòng điện trên tải pha A (Ia): a) Khi hoạt động bình thường,
(b) Khi lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi
S1a đã bù ....................................................................................................................52
Hình 4.32 Thực nghiệm dòng điện trên tải pha A (Ia): (a) Khi hoạt động bình
thường, (b) Khi lỗi S1a và S4a hở mạch xảy ra, (c) Khi xử lý lỗi S1a và S4a nhưng
chưa bù, (d) Khi xử lý lỗi S1a và S4a đã bù................................................................54
Hình 4.33 Thực nghiệm tổng méo hài (THD) dòng điện pha A (Ia): (a) Khi hoạt
động bình thường, (b) Khi lỗi hở mạch xảy ra, (c) Khi đã xử lý lỗi hở mạch..........55
Hình 4.34 Thực nghiệm điện áp trên tụ VC: (a) Khi hoạt động bình thường, (b) Khi
đã xử lý lỗi hở mạch..................................................................................................55
Hình 4.35 Thực nghiệm điện áp DC - link VPN: (a) Khi hoạt động bình thường, (b)
Khi đã xử lý lỗi hở mạch...........................................................................................56
Hình 4.36 Thực nghiệm dạng sóng xung kích điều khiển các khóa công suất nhánh
nghịch lưu pha A và điện áp cực VAG khi chịu lỗi hở mạch S1a ...............................56
Hình 4.37 Thực nghiệm thời gian đáp ứng xử lý lỗi khi cấu hình xảy ra lỗi hở mạch.
...................................................................................................................................57

xiv
DANH SÁCH CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT
DANH SÁCH KÝ HIỆU
Ký hiệu Đơn vị Ý nghĩa
VC V Điện áp trên tụ
VL V Điện áp trên cuộn dây
Vm V Điện áp pha đỉnh
Vab V Điện áp dây ab
iL A Dòng điện trên cuộn dây
iC A Dòng điện trên tụ
DANH SÁCH CÁC CHỮ VIẾT TẮT
NPC Nuetral Point Clamped
FC Flying Capacitors
CHB Cascade H - Bridge
AC Alternating Current
DC Direct Current
DSP Digital Signal Processing
PWM Pulse Width Modulation
IGBT Insulated-Gate Bipolar Transistor
THD Total Harmonic Distortion
qSBT2
I Quasi Switch Boost T Type Inverter
q-ZS Quasi - Z Source

1
Chương 1
TỔNG QUAN
1.1. Tổng quan về lĩnh vực nghiên cứu
Ngày nay, cả thế giới nói chung và Việt Nam nói riêng, nguồn năng lương tái
tạo đang chiếm vị trí hàng đầu trong lĩnh vực phát điện. Cùng với sự phát triển của
xã hội, nhu cầu sử dụng thiết bị tiêu thụ điện đang ngày càng tăng cao đã gây nên áp
lực không nhỏ cho ngành điện. Ở Việt Nam, điện được sản xuất từ hai nguồn chính
– nhiệt điện và thủy điện. Cả hai nguồn này đều gây ra tác hại không nhỏ cho môi
trường. Nhiệt điện dựa trên nguồn nhiên liệu hóa thạch, chủ yếu là than đá và dầu
khí, cả hai nguyên liệu này đều khai thác từ tự nhiên và đang ngày càng khan hiếm,
hơn thế nữa việc đốt cháy than hay khí đều thải ra môi trường lượng CO2 rất lớn là
nguyên nhân gây ra hiệu ứng nhà kính [1]. Thủy điện ngăn sông đắp đập, thay đổi
dòng chảy của sông ngòi làm thay đổi hệ sinh thái môi trường.
Việc nghiên cứu, ứng dụng nguồn năng lượng xanh như năng lượng gió và
năng lượng mặt trời đã giải quyết những vấn đề trên, tạo ra thêm nguồn cung cấp điện
sạch mà không gây ảnh hưởng đến môi trường. Nguồn mặt trời là vô tận được chuyển
đổi thành nguồn điện một chiều thông qua hệ thống quang điện – tấm pin quang điện.
Để cung cấp cho các tải xoay chiều cần biến đổi nguồn năng lượng một chiều này
thành nguồn năng lượng xoay chiều thì các bộ nghịch lưu là không thể thiếu. Đại
lượng được điều khiển ở ngõ ra là điện áp hoặc dòng điện. Nếu đại lượng được điều
khiển ở ngõ ra là dòng điện thì bộ nghịch lưu được gọi là bộ nghịch lưu dòng, ngược
lại gọi là bộ nghịch lưu áp.
Những năm gần đây việc nghiên cứu lĩnh vực nghịch lưu đang được cải thiện
rất nhiều, các ứng dụng trong công nghiệp đòi hỏi chất lượng công suất ngõ ra của bộ
nghịch lưu nguồn áp cao hơn. Do đó nghịch lưu đa bậc đang được phát triển [2]-[4].
Các bộ nghịch lưu hiện nay bao gồm các cấu hình phổ biến như: Dạng Neutral
Point Clamped (NPC) [2] dùng diode kẹp, dạng tụ bay – Flying capitor inverter (FC)
[3], dạng ghép tầng – Cascade (CHB) [4]. Hai cấu hình diode kẹp và tụ bay đều có 4

2
khoá bán dẫn trên mỗi pha, tuy nhiên phải sử dụng thêm các diode và tụ điện, mô
hình cascade sử dụng đến 8 khóa bán dẫn trên mỗi pha. Việc sử dụng nhiều khóa bán
dẫn, diode hay tụ điện sẽ làm cho kích thước mạch tăng lên gây mất thẩm mỹ và hiệu
quả kinh tế thấp.
Hiện nay, có nhiều công trình nghiên cứu ứng dụng và phát triển bộ nghịch
lưu hình T [5]-[6] cho cấu hình nghịch lưu ba pha, cấu hình này thừa hưởng những
ưu điểm của mạch nghịch lưu NPC nhưng đem đến nhiều ưu điểm nổi trội nhất là sử
dụng cùng số khóa bán dẫn (bốn khóa bán dẫn) nhưng không sử dụng các diode kẹp
hay tụ điện, kỹ thuật điều khiển không đổi. Do có tổn hao chuyển mạch thấp nên hiệu
suất có thể đạt 99% [6]. Vì những lợi thế này nghịch lưu hình T đang là xu thế cho
ứng dụng điện mặt trời.
Tuy nhiên, những bộ nghịch lưu nguồn áp thông thường, hoạt động như một
bộ giảm áp, vì điện áp pha ngõ ra luôn thấp hơn điện áp DC - link ngõ vào. Vì thế để
đạt được điện áp AC ngõ ra theo yêu cầu, ta có thể cung cấp một bộ biến đổi tăng áp
DC - DC ở trước bộ nghịch lưu hoặc nối một biến áp tăng áp ở ngõ ra của bộ nghịch
lưu.
Dãy pin
mặt trời
Bộ tăng
áp một
chiều
dc-dc
Bộ
nghịch
lưu dc-
ac
150~300
Vdc
400
Vdc
220/380
Vac
Tải xoay
chiều
Hình 1.1 Sơ đồ nghịch lưu nguồn áp tăng áp bằng bộ DC - DC
Dãy pin
mặt trời
Bộ
nghịch
lưu dc-
ac
Máy
biến áp
50Hz
150~300
Vdc
110
Vac
220/380
Vac
Tải xoay
chiều
Hình 1.2 Sơ đồ nghịch lưu nguồn áp tăng áp bằng máy biến áp
Tuy nhiên, việc tăng cường bộ tăng áp DC - DC hay máy biến áp làm cho hiệu
suất không cao, hệ thống điều khiển phức tạp, tăng kích thước của hệ thống. Mặt

3
khác, trong hệ thống nghịch lưu áp đa bậc nguồn áp các khóa (switch) công suất trong
cùng một nhánh không được dẫn đồng thời và sẽ làm méo dạng điện áp ngõ ra.
Bộ nghịch lưu T - NPC đa bậc nguồn Z (ZSI) được sử dụng để cải thiện và tạo
điện áp ba pha ngõ ra có công suất tốt hơn [7]-[9]. Bộ nghịch lưu T-NPC đa bậc
nguồn Z sử dụng hai cuộn dây, hai tụ điện và hai diode giữa điện áp ngõ vào Vdc và
bộ nghịch lưu. Bộ nghịch lưu T-NPC đa bậc nguồn Z sử dụng trạng thái ngắn mạch
để tăng điện áp DC - link và cho ra điện áp ba pha ba bậc trong một chặng duy nhất.
Trong những năm gần đây, để giảm dòng điện ngõ vào và giảm điện áp đặt
trên các khóa công suất của bộ chuyển đổi nguồn Z các nhà nghiên cứu đã phát triển
bộ chuyển đổi Quasi Z-source (q-ZSI) [10]-[12]. Bộ nghịch lưu ba pha ba bậc hình T
q-ZS sử dụng bốn cuộn dây, bốn tụ điện và hai diode. Tuy nhiên, sử dụng nhiều phần
tử công suất thụ động sẽ làm tăng giá thành, kích thước và độ nặng.
Việc sử dụng nhiều khóa công suất bán dẫn làm ảnh hưởng đến độ tin cậy của
toàn hệ thống. Các linh kiện bán dẫn như IGBT, MOSFET rất dễ hư hỏng (hở mạch,
ngắn mạch) [13] và không được thiết kế, trang bị phương án dự phòng nên khi xảy ra
sự cố làm cho toàn bộ hệ thống bị trì trệ gián đoạn. Đặc biệt, trong các lĩnh vực như
quân sự, y tế, … đòi hỏi rất cao về độ tin cậy của hệ thống. Việc xảy ra lỗi là không
cho phép vì sẽ gây tổn thất rất lớn về tài sản cũng như tính mạng con người. Đây
chính là thách thức lớn đối với các nhà nghiên cứu trong lĩnh vực điện tử công suất,
làm thế nào xây dựng hệ thống có khả năng làm việc ngay cả khi dưới điều kiện lỗi,
đảm bảo độ tin cậy.
Từ những vấn đề trên, trong đề tài này bộ nghịch lưu ba pha ba bậc tăng áp
hình T Quasi switch boost (qSBT2
I) [14] có khả năng chịu lỗi được đề xuất để cải
thiện các nhược điểm vừa nêu ở trên với số lượng phần tử thụ động giảm đáng kể và
chuyển đổi công suất trong một chặng duy nhất. Đồng thời, kết hợp giải thuật điều
khiển xử lý lỗi hở mạch trên cấu hình này.

4
1.2. Mục tiêu của đề tài
Mục tiêu của đề tài là nghiên cứu xử lý lỗi hở mạch các khóa công suất trên
cấu hình nghịch lưu ba pha ba bậc hình T bằng giải thuật điều chế, kết hợp mạch
Quasi switch boost giúp tăng áp ngõ ra.
1.3. Nhiệm vụ và giới hạn của đề tài
Để đạt được những mục tiêu trên, đề tài cần thực hiện các nhiệm vụ sau:
- Tìm hiểu cấu hình và giải thuật điều khiển bộ nghịch lưu ba pha ba bậc
hình T.
- Nghiên cứu nguyên lý hoạt động mạch Quasi switch boost.
- Nghiên cứu các lỗi ngắn mạch/hở mạch có thể xảy ra trên bộ nghịch lưu
ba pha ba bậc hình T.
- Đề xuất giải thuật điều chế xử lý lỗi hở mạch cho bộ nghịch lưu ba pha ba
bậc hình T Quasi switch boost (qSBT2
I).
- Tiến hành mô phỏng và thực nghiệm trên mô hình đề xuất.
Giới hạn của đề tài:
- Chỉ tập trung xử lý lỗi hở mạch trên các khóa công suất.
- Chỉ xử lý lỗi trên một pha (lỗi hở mạch khóa S1a, S4a của pha A).
1.4. Phương pháp nghiên cứu
- Thu thập tài liệu của các tập chí khoa học, hội nghị chuyên môn, các bài báo
trên web như IEEE, IET Digital Library, làm cơ sở để nghiên cứu.
- Nghiên cứu, ứng dụng kỹ thuật điều chế độ rộng xung (PWM) kết hợp sử dụng
phần PSIM để xây dựng mô hình mô phỏng và thuật toán điều khiển.
- Lập trình cho card DSP TMS320F28335 trên phần mềm Code Composer
Studio và card FPGA Cyclone II EP2C5T144 trên phần mềm Quartus II để
điều khiển thực nghiệm mạch nghịch lưu đề xuất.
- Thực nghiệm được thực hiện trên mô hình vật lý, kết quả được kiểm chứng
bằng các thiết bị đo chính xác, hiện đại của hãng Tektronix để so sánh với kết
quả mô phỏng.

5
1.5. Điểm mới của đề tài
- Dòng điện ngõ ra liên tục.
- Điện áp ngõ ra thay đổi được thông qua hệ số ngắn mạch D.
- Hệ thống chuyển đổi trong một chặng, giảm kích thước, giá thành. Có khả
năng hoạt động dưới điều kiện lỗi hở mạch trên các khóa công suất.
1.6. Phạm vi ứng dụng
Đề tài có thể ứng dụng trong hệ thống pin năng lượng mặt trời, điện gió hay
pin nhiên liệu (fuel cell), nơi mà cần chuyển đổi nguồn một chiều điện áp thấp thành
điện xoay chiều điện thế cao, ứng dụng trong hệ thống điện hộ gia đình công suất nhỏ
sử dụng pin năng lượng mặt trời thay thế cho điện lưới khi mất điện.
Ứng dụng làm tài liệu nghiên cứu cho sinh viên ngành điện, điện tử.

6
Chương 2
CƠ SỞ LÝ THUYẾT
2.1. Lý thuyết về nghịch lưu
2.1.1. Khái niệm
Bộ nghịch lưu điện có nhiệm vụ chuyển đổi năng lượng từ nguồn một chiều
không đổi thành năng lượng xoay chiều. Nghịch lưu có hai dạng: nghịch lưu nguồn
áp và nghịch lưu nguồn dòng. Nguồn cung cấp cho hai bộ nghịch lưu này tương ứng
với tên của nó là nguồn áp và nguồn dòng.
Các tải xoay chiều thường mang tính cảm kháng (động cơ, lò cảm ứng), dòng
điện qua các linh kiện công suất (MOSFET, IGBT, …) được điều khiển đóng/ngắt
bằng mạch điều khiển hay mạch lái.
2.1.2. Bộ nghịch lưu áp
Bộ nghịch lưu áp cung cấp và điều khiển điện áp xoay chiều ở ngõ ra. Nguồn
điện áp một chiều có thể là acquy, pin mặt trời hoặc điện xoay chiều được chỉnh lưu
và lọc phẳng.
Các linh kiện công suất trong mạch đóng vai trò như các công tắc. Có thể sử
dụng IGBT, MOSFET, BJT cho các mô hình công suất vừa và nhỏ, với các mô hình
công suất lớn có thể sử dụng IGBT, SCR, GTO, …
Mỗi khóa công suất thường được trang bị một diode mắc song song với nó.
Việc này tạo thành mạch chỉnh lưu cầu không điều khiển có chiều dẫn ngược với
chiều dẫn của các khóa công suất. Mục đích của nó là tạo điều kiện cho quá trao đổi
công suất ảo giữa tải xoay chiều và nguồn một chiều, hạn chế quá điện áp gây hư
hỏng linh kiện khi đóng/ngắt các khóa công suất.

7
2.1.3. Một số cấu trúc nghịch lưu ba bậc thông dụng
2.1.3.1. Nghịch lưu diode kẹp (NPC – Neural Point Clamped)
b
2a
S
3a
S
2b
S
3b
S
2c
S
3c
S
a
c
DC
G
C1
+
-
C2
+
-
+
-
1a
S 1b
S 1c
S
4c
S
4b
S
4a
S
D11 D21 D31
D12 D22 D32
Bộ lọc
và tải
3 pha
Hình 2.1 Cấu hình bộ nghịch lưu ba pha ba bậc NPC
Thích hợp sử dụng khi các nguồn DC tạo nên từ hệ thống điện AC. Bộ nghịch
lưu đa bậc NPC [2] có một mạch nguồn DC được phân chia thành một số cấp điện áp
nhỏ hơn nhờ chuỗi các tụ điện mắc nối tiếp. Giả sử mạch nguồn DC gồm n nguồn có
độ lớn bằng nhau mắc nối tiếp, điện áp nguồn DC có thể đạt được n+1 giá trị khác
nhau và số bậc điện áp nghịch lưu là n+1 bậc.
Bảng 2.1: Bảng trạng thái và điện áp ngõ ra của mạch (x = a, b, c)
Ký hiệu
Trạng thái của công tắc Điện áp
ngõ ra
S1x S2x S3x S4x
P Đóng Đóng Ngắt Ngắt Vdc/2
O Ngắt Đóng Đóng Ngắt 0
N Ngắt Ngắt Đóng Đóng -Vdc/2
Ưu điểm: bộ nghịch lưu NPC cải tiến dạng sóng điện áp tải và giảm shock điện
áp trên linh kiện. Chỉ sử dụng một nguồn DC.

8
Khuyết điểm: khi số bậc lớn hơn hơn ba thì mức độ chịu gai áp trên diode khác
nhau. Việc cân bằng điện áp giữa các áp trên tụ trở nên khó khăn.
2.1.3.2. Nghịch lưu tụ kẹp (Flying capitor inverter)
b
2a
S
3a
S
2b
S
3b
S
2c
S
3c
S
a
c
DC
C1
+
-
C2
+
-
+
-
1a
S 1b
S 1c
S
4c
S
4b
S
4a
S
Ca
+
-
Cb
+
-
Cc
+
-
Bộ lọc
và tải
3 pha
Hình 2.2 Cấu hình bộ nghịch lưu ba pha ba bậc dạng tụ kẹp
Cấu hình nghịch lưu tụ kẹp [3] và cấu hình nghịch lưu diode kẹp về cơ bản
giống nhau về nguyên lý hoạt động.
Ưu điểm: khi tần số cao không cần sử dụng bộ lọc. Có thể điều tiết công suất
tác dụng và công suất phản kháng từ đó có thể điều tiết được phân bố công suất trong
lưới dùng biến tần.
Nhược điểm: sử dụng nhiều tụ công suất lớn, dẫn đến giá thành tăng và tăng
kích thước của mạch, độ tin cậy giảm. Khi số bậc của bộ nghịch lưu tăng, việc điều
khiển cấu hình trở nên phức tạp.
2.1.3.3. Nghịch lưu Cascade
Cấu trúc bộ nghịch lưu dạng cascade [4] gồm nhiều cầu nghịch lưu H ghép nối
tiếp nhau và mỗi cầu nghịch lưu này sử dụng một nguồn áp DC độc lập. Thông
thường, nguồn DC này được lấy từ pin, ắc quy hoặc máy biến áp có nhiều cuộn dây
thứ cấp độc lập hoặc từ nhiều biến áp riêng biệt.

9
1a
S
2a
S
4a
S
3a
S
DC
+
-
A
1b
S
2b
S
4b
S
3b
S
DC
+
-
B
1c
S
2c
S
4c
S
3c
S
DC
+
-
C
0
Hình 2.3 Cấu hình bộ nghịch lưu ba pha ba bậc dạng cascade
Bằng cách kích đóng các linh kiện trong mỗi bộ nghịch lưu áp một pha, ba
mức điện áp (-Vdc, 0, Vdc) được tạo thành. Sự kết hợp hoạt động của n bộ nghịch
lưu áp trên một nhánh sẽ tạo nên n mức điện áp dương (Vdc, 2*Vdc, …, n*Vdc), n
mức điện áp âm (-Vdc, -2*Vdc, ..., -n*Vdc) và mức áp 0. Như vậy, bộ nghịch lưu áp
dạng cascade gồm n bộ nghịch lưu áp một pha trên mỗi nhánh sẽ tạo thành bộ nghịch
lưu (2n+1) bậc.
Ưu điểm: đạt được sự cân bằng điện áp của các nguồn DC, không sử dụng
diode kẹp hay tụ kẹp, tần số đóng cắt của linh kiện giảm, giảm điện áp đặt trên các
linh kiện.
Nhược điểm: số lượng linh kiện nhiều, điều khiển phức tạp.
2.1.4. Nghịch lưu ba pha ba bậc hình T (T type NPC Inverter)
Các cấu hình nghịch lưu ba pha ba bậc ở trên sử dụng nhiều linh kiện thụ động:
tụ điện, diode làm cho giá thành của bộ nghịch lưu tăng cao, kích thước tăng, độ tin
cậy giảm. Để khắc phục nhược điểm này, người ta sử dụng bộ nghịch lưu ba pha ba
bậc hình T [5]-[6].
2.1.4.1. Cấu hình
Mô hình nghịch lưu ba pha ba bậc hình T được mô tả ở Hình 2.4 bao gồm ba
nhánh cho ba pha điện áp. Mỗi nhánh gồm 4 IGBT được xếp theo hình chữ T. Nguồn
áp một chiều DC cung cấp cho bộ nghịch lưu được chia thành 2 cấp điện áp nhỏ bằng
2 tụ điện. Từ đó, ta có ba bậc điện áp Vdc/2, 0, -Vdc/2.

10
1a
S
4a
S
1b
S
4b
S
3a
S
2a
S
1c
S
4c
S
3b
S
2b
S 3c
S
2c
S
a
b
c
DC
G
C1
+
-
C2
+
-
+
-
Bộ lọc
và tải
3 pha
Hình 2.4 Cấu hình bộ nghịch lưu ba pha ba bậc hình T
2.4.1.2. Nguyên lý hoạt động
Cấu hình nghịch lưu hình T ở Hình 2.4, mỗi nhánh có 6 trạng thái hoạt động (ví
dụ tại nhánh A) được trình bày ở Bảng 2.2.
Bảng 2.2: Các trạng thái hoạt động của bộ nghịch lưu ba pha ba bậc hình T (x = a, b,
c)
Trạng thái hoạt
động
Điện áp ngõ ra
(VAG)
Chiều dòng điện
Các khóa công
suất được dẫn
1 Vdc/2 + S1x, S2x
2 Vdc/2 - D_S1x, D_S2x
3 0 + S2x, D_S3x
4 0 - D_S2x, S3x
5 -Vdc/2 + S3x, S4x
6 -Vdc/2 - D_S3x, D_S4x
Bộ nghịch lưu ba pha ba bậc hình T tuy tiết kiệm được số linh kiện so với các
cấu hình còn lại nhưng vẫn tồn tại những nhược điểm sau:
- Sử dụng nhiều khóa bán dẫn làm ảnh hưởng đến độ tin cậy của hệ thống.
Các linh kiện bán dẫn như MOSFET, IGBT rất dễ bị hư hỏng (hở mạch
hoặc ngắn mạch).
- Khi không được trang bị, thiết kế phương án dự phòng nếu xảy ra sự cố
thì toàn bộ hệ thống sẽ bị trì trệ, gián đoạn.

11
2.2. Nghịch lưu tăng áp và nghịch lưu Quasi switch boost
2.2.1. Nghịch lưu truyền thống kết hợp bộ tăng áp
Với cấu hình nghịch lưu truyền thống, điện áp xoay chiều ngõ ra luôn nhỏ hơn
điện áp một chiều cung cấp. Vì vậy, để chuyển đổi sang điện áp xoay chiều điện áp
cao từ nguồn một chiều điện áp thấp ta phải thiết kế thêm mạch tăng áp phía trước bộ
nghịch lưu truyền thống như Hình 2.5.
+
-
VPN
Bộ tăng áp
DC - DC converter
Bộ nghịch lưu
DC - AC converter
P
N
Hình 2.5 Cấu hình bộ nghịch lưu tăng áp truyền thống
Bộ tăng áp này thường dùng cuộn cảm, diode, tụ điện và IGBT, với nguyên lý
IGBT sẽ được điều khiển đóng nạp năng lượng cho cuộn cảm, sau đó IGBT ngắt xả
năng lượng tích trữ ra mạch nghịch lưu thông qua diode.
2.2.2. Nghịch lưu Quasi switch boost (qSBI)
Cấu hình nghịch lưu Quasi switch boost một pha [15] được mô tả trong Hình
2.6 với các tụ điện, diode, cuộn cảm được chèn thêm vào giữa nguồn DC và cấu hình
nghịch lưu, có nhiệm vụ tăng áp và lọc sóng hài của bộ nguồn. Đặc biệt, trong khoảng
gian ngắn mạch cho phép hai khóa công suất trên cùng một nhánh kích đồng thời
trong khi ở cấu hình truyền thống bị cấm do gây hư hỏng linh kiện. Khoảng thời gian
ngắn mạch này được dùng để tăng áp trên thanh cái DC.

12
1
S
2
S
3
S
4
S
Vg
+
-
Bộ lọc
và tải
C
+
-
L D1
D2
S0
iL
P
N
Hình 2.6 Cấu hình nghịch lưu Quasi switch boost
Vg
+
-
C
+
-
L
iL
Vc
iC
iPN
P
N
+
-
VPN
Hình 2.7 Cấu hình nghịch lưu Quasi switch boost ở trạng thái không ngắn mạch
Vg
+
-
C
+
-
L
S0
iL
iC
Vc
P
N
iPN
Hình 2.8 Cấu hình nghịch lưu Quasi switch boost ở trạng thái ngắn mạch

13
Ở trạng thái không ngắn mạch như Hình 2.7, thời gian trạng thái không ngắn
mạch gọi là T1 khi đó khóa S0 ngắt, diode D1, D2 dẫn, tụ C nạp điện và cuộn dây L
xả điện.
Ta có điện áp trên cuộn dây L và dòng điện qua tụ C trong khoảng thời gian
này là:
L g C
C L PN
L
C
di
V L V V
dt
dV
i C I I
dt

= = −



 = = −


(2.1)
Ở trạng thái ngắn mạch như Hình 2.8, thời gian trạng thái ngắn mạch gọi là T0
= T - T1 khi đó khóa S0 đóng, diode D1, D2 không dẫn, tụ C xả điện và cuộn dây L
tích điện.
Ta có điện áp trên cuộn dây L và dòng điện qua tụ C trong khoảng thời gian
này là:
L g C
C L
L
C
di
V L V V
dt
dV
i C I
dt

= = +



 = = −


(2.2)
Áp dụng nguyên lý cân bằng điện áp cho L và C trong trạng thái cân bằng, từ
(2.1) và (2.2) ta có:
1
1 2
1 2
1
1
1 2
C g
PN L
PN
g
V V
D
D
i I
D
V
B
V D

=
 −

−
 =
 −

 = =
 −

(2.3)
Điện áp đỉnh qua bộ nghịch lưu bằng điện áp qua tụ C trong khoảng thời gian
không ngắn mạch.

14
PN C
V V
= (2.4)
Trong đó: D = T0/T: hệ số ngắn mạch trong mỗi chu kỳ.
B: hệ số tăng áp.
2.3. Một số lỗi xảy ra trên bán dẫn cấu hình nghịch lưu
Đề tài này tập trung vào các lỗi xảy ra trên linh kiện bán dẫn. Một số nguyên
nhân thường gặp trên bán dẫn được trình bày ở Bảng 2.3.
Bảng 2.3: Các lỗi thường gặp trên bán dẫn [16]
STT Chế độ lỗi Mô tả Ảnh hưởng chính
1
Transistor hở mạch hoặc
không có tín hiệu ở cực cổng
Giảm công suất và
tăng độ méo hài.
2
Transistor hoặc diode hoặc
cả hai bị hở mạch
Tương tự lỗi 1 có
thể gây hại cho tải.
Transistor quá áp.
3
Transistor ngắn mạch, tín
hiệu có liên tục ở cực cổng
hoặc diode ngắn mạch
Chuyển đổi bị tiêu
hủy. Mất hoàn toàn
điện áp ngõ ra.
Lỗi hở mạch trên khóa công suất là do xung điều khiển không đến được cực
cổng hoặc do tín hiệu điều khiển cực cổng không đúng dẫn đến một khoảng thời gian
mạch bị gián đoạn làm linh kiện bị quá nhiệt gây hư hỏng.
Lỗi hở mạch ở diode là do trước đó đã có lỗi ngắn mạch ở linh kiện gần đó,
gây ra điện áp ngược đặt lên diode, lỗi này ít khi xảy ra nhưng cũng gây quá điện áp.
Lỗi ngắn mạch trên các khóa bán dẫn gây tác lớn nhất bởi vì khi xảy ra nó gây
cháy nổ thiết bị, bo mạch, linh kiện, … Có hai nguyên nhân chính: thứ nhất do luôn
có xung kích ở cực cổng hoặc xung điều khiển cực cổng không chính xác, thứ hai là
do quá dòng điện làm nhiệt độ tăng cao gây hư hỏng linh kiện.

15
2.4. Lỗi hở mạch không cho phép và lỗi dung sai
Để đơn giản, một nhánh pha A cấu hình nghịch lưu ba pha ba bậc hình T Quasi
switch boost (qSBT2
I) sẽ được phân tích trước.
L
1a
S
4a
S
3a
S
2a
S
D2
D1
C1
+
-
D4
D3
C2
+
-
S1
S2
+
-
Vg
L
1a
S
4a
S
3a
S
2a
S
D2
D1
C1
+
-
D4
D3
C2
+
-
S1
S2
Vg
+
-
(a) (b)
Hình 2.9 Một số lỗi hở mạch trên cấu hình qSBT2
I: (a) S1a hở mạch, (b) S2a hở
mạch
Hình 2.9a cho thấy khi S1a hở mạch ngõ ra không thể đạt được mức điện áp
bậc dương. Kết quả cũng tương tự cho trường hợp hở mạch S4a.
Hình 2.9b cho thấy khi S2a hở mạch ngõ ra sẽ mất mức điện áp zero tuy nhiên
không ảnh hưởng nhiều đến hệ thống. Kết quả cũng tương tự cho trường hợp hở mạch
S3a. Các lỗi hở mạch trên S2a và S3a gọi là lỗi dung sai vì hệ thống vẫn hoạt động
được.
Vì các lỗi trên S2a, S3a là lỗi dung sai, không ảnh hưởng nhiều tới hệ thống. Do
đó, đề tài này sẽ tập trung xử lý lỗi hở mạch trên S1a, S4a.
2.5. Quy trình xử lý lỗi
2.5.1. Phát hiện lỗi
Việc thiết kế cơ chế phát hiện lỗi rất quan trọng trong những cấu hình nghịch
lưu có khả năng chịu lỗi. Có nhiều phương pháp được áp dụng để phát hiện lỗi:
phương pháp trí tuệ nhân tạo [17], phương pháp nhận dạng mẫu [18]. Cả hai phương
pháp trên đều cần thu thập bảng số liệu các giá trị điện áp, dòng điện… trong thời
gian dài, thực hiện huấn luyện để cho hệ thống có thể nhận biết lỗi. Tuy nhiên, phương
pháp này đòi hỏi bảng số liệu lớn và khá phức tạp. Ở đề tài này sử dụng phương pháp

16
phân tích mẫu, có ưu điểm đơn giản hơn, không cần bảng số liệu lớn. Bằng việc sử
dụng cảm biến áp thu thập giá trị, phân tích, lấy mẫy so sánh giữa trạng thái lỗi và
trạng thái bình thường để nhận biết lỗi.
2.5.2. Cô lập linh kiện lỗi
Để cách ly các linh kiện lỗi ngắn mạch thì cầu chì thường được sử dụng [19].
Bên cạnh, việc cách ly các linh kiện lỗi thì cầu chì còn giúp các khóa công suất IGBT
cũng như các linh kiện xung quanh khỏi hư hỏng.
2.5.3. Xử lý lỗi bằng giải thuật điều khiển
Việc sử dụng giải thuật điều khiển để xử lý lỗi giúp thay thế phương pháp sử
dụng nhánh dự phòng, giúp tiết kiệm chi phí. Đảm bảo độ tin cậy, phù hợp với các
ứng dụng trong lĩnh vực quân sự, y tế …

17
Chương 3
KHẢO SÁT BỘ NGHỊCH LƯU BA PHA BA BẬC
HÌNH T TĂNG ÁP QUASI SWITCH BOOST CHỊU
LỖI
3.1. Cấu hình bộ nghịch lưu ba pha ba bậc hình T tăng áp Quasi switch boost
(qSBT2
I) chịu lỗi
Đề xuất bộ nghịch lưu ba pha ba bậc hình T tăng áp Quasi switch boost [14]
có khả năng chịu lỗi được trình bày ở Hình 3.1, nó có thể tăng điện áp thấp đầu vào
Vg và chuyển đổi thành phần này sang ngõ ra của tải ba pha. Một mạng trở kháng kết
nối giữa Vg và nhánh nghịch lưu bao gồm một cuộn dây L, hai tụ điện (C1, C2), bốn
diode (D1, D2, D3, D4) và hai khóa (S1, S2).
Ở tài liệu [14] tác giả đã sử dụng cấu hình nghịch lưu ba pha ba bậc hình T
tăng áp (qSBT2
I) dựa trên bộ chuyển mạch LC để tăng điện áp ngõ ra với giải thuật
điều khiển PWM. Việc sử dụng một cuộn dây của đề tài, giảm đi một cuộn so với tài
liệu [14] đã giúp giảm bớt chi phí cũng như kích thước hệ thống.
1a
S
4a
S
1b
S
4b
S
3a
S
2a
S
1c
S
4c
S
3b
S
2b
S 3c
S
2c
S
a
b
c
Bộ lọc
và tải
3 pha
D2
D1
C1
+
-
D4
D3
C2
+
-
S1
S2
Vg
+
-
L
Hình 3.1 Sơ đồ cấu hình nghịch lưu qSBT2
I có khả năng chịu lỗi
Ở Hình 3.1, các khóa S1, S2 có thể là transistor lưỡng cực (BJT), MOSFET,
IGBT. Trong khi đó, các khóa S1x, S2x, S3x, S4x (x = a, b, c) giúp cho ngõ ra đạt ba

18
mức điện áp (+Vc, 0, -Vc) cũng như duy trì sự cân bằng điện áp dây ở tải trong bất
kì lỗi khóa công suất ở nhánh nghịch lưu.
3.2. Lưu đồ và quá trình hoạt động của bộ nghịch lưu
3.2.1. Lưu đồ hoạt động của bộ nghịch lưu
Ngắt xung điều khiển các khóa
S1a, S4a
Lỗi hở mạch S1a, S4a
xảy ra?
Thay đổi phương pháp điều
khiển PWM
Điều chỉnh thông số M, D để bù
điện áp, dòng điện ngõ ra
Sai
Đúng
Hoạt động bình thường
Bắt đầu
Kết thúc
Kết nối pha lỗi A đến trung tính
nguồn
Hình 3.2 Lưu đồ hoạt động bộ nghịch lưu qSBT2
I có khả năng chịu lỗi

19
Ở Hình 3.2 là lưu đồ hoạt động của hệ thống. Đầu tiên, mạch hoạt động bình
thường. Tiếp theo, quá trình kiểm tra lỗi hở mạch diễn ra. Nếu lỗi hở mạch S1a, S4a
không xảy ra thì mạch tiếp tục hoạt động ở chế độ bình thường và tiếp tục quá trình
kiểm tra lỗi hở mạch. Nếu lỗi hở mạch xảy ra và được phát hiện thì hệ thống sẽ thực
hiện lặp đi lặp lại quá trình chịu lỗi gồm các bước: điều khiển ngắt xung các khóa
công suất S1a và S4a, kết nối pha lỗi A đến điểm trung tính nguồn, cấu trúc lại xung
điều khiển PWM và cuối cùng là điều chỉnh thông số M, D để biên độ điện áp và
dòng điện ngõ ra có giá trị như khi mạch hoạt động bình thường. Chi tiết của các quá
trình được trình bày ở phần đưới đây.
3.2.2. Khi mạch nghịch lưu hoạt động bình thường
3.2.2.1. Nguyên lý hoạt động
Bộ nghịch lưu đa bậc nguồn áp thông thường hoạt động dựa vào 2 trạng thái:
trạng thái tích cực và trạng thái zero. Trong khi bộ nghịch lưu đề xuất hoạt động dựa
vào 3 trạng thái: trạng thái tích cực – trạng thái không ngắn mạch, trạng thái zero và
trạng thái ngắn mạch được trình bày ở Bảng 3.1. Để đơn giản dễ hiểu, 3 trạng thái
của mạch nghịch lưu sẽ được xét cho nhánh nghịch lưu pha A. Nguyên lý của từng
trạng thái được mô tả sau đây.
Bảng 3.1: Trạng thái hoạt động các khóa của bộ qSBT2
I (x = a, b, c)
Trạng thái Kích khóa S Điện áp ngõ ra
Không ngắn mạch S1x +Vc
Không ngắn mạch S4x -Vc
Ngắn mạch S1, S2, S1x, S4x 0
Zero S2x, S3x 0

20
1a
S
4a
S
3a
S
2a
S
D2
D1
C1
+
-
D4
D3
C2
+
-
S1
S2
Vg
+
-
L
G
1a
S
4a
S
3a
S
2a
S
D2
D1
C1
+
-
D4
D3
C2
+
-
S1
S2
Vg
+
-
L
G
1a
S
4a
S
3a
S
2a
S
D2
D1
C1
+
-
D4
D3
C2
+
-
S1
S2
Vg
+
-
L
G
(a) (b)
(c)
a a
a
Hình 3.3 Nguyên lý của bộ qSBT2
I: (a) Trạng thái không ngắn mạch, (b) Trạng thái
Zero, (c) Trạng thái ngắn mạch
3.2.2.1.1. Trạng thái không ngắn mạch
Trạng thái không ngắn mạch cũng giống như các bộ nghịch lưu 3 pha 3 bậc
nguồn áp thông thường, công suất được truyền từ điện áp ngõ vào Vg đến điện áp AC
3 pha ngõ ra như Hình 3.3a. Trong khoảng thời gian này S1, S2 và S2x, S3x không
dẫn, điện áp trên tải AC được xác định “+VC” hoặc “-VC”, với VC là điện áp đặt trên
tụ. Để đạt được điện áp “+VC” thì ta kích S1x (với x = a, b, c). Tương tự, để đạt được
điện áp “-VC” thì ta kích S4x trong khoảng thời gian đó D1, D2, D3, D4 được phân
cực thuận. Năng lượng từ nguồn Vg qua cuộn dây đồng thời cung cấp cho tụ C1, C2
và tải. Có thể thấy, dòng điện trên cuộn dây L bằng tổng dòng điện qua tụ với qua tải.
3.2.2.1.2. Trạng thái Zero
Trạng thái Zero của bộ nghịch lưu đề nghị giống như trạng thái Zero của bộ
nghịch lưu 3 pha 3 bậc thông thường, không truyền công suất từ nguồn Vg tới ngõ ra

21
tải AC. Trong khoảng thời gian này, S1, S2, S1x và S4x (x = a, b, c) không kích dẫn,
đồng thời kích dẫn S2x, S3x làm cho D1, D2, D3, D4 phân cực thuận. Năng lượng từ
nguồn Vg qua cuộn dây đồng thời cung cấp cho tụ C1, C2 như Hình 3.3b.
Trong khoảng dẫn ở trạng thái không ngắn mạch và trạng thái Zero được xác
định (1- D).T, T là chu kỳ chuyển mạch.
Điện áp trên cuộn dây L được xác định theo Hình 3.3a, 3.3b như sau:
1 2
( )
L
L C C
di
V L Vg V V
dt
= = − + (3.1)
Tương tự, dòng điện qua tụ “C1” và “C2” được xác định như sau:
1 2
1 2 1 2
C C
C C L Load
dV dV
i i C C i i
dt dt
= = = = − (3.2)
3.2.2.1.3. Trạng thái ngắn mạch
Trong trạng thái này các khóa công suất S1, S2, S1x, S4x được kích đồng thời
và làm phân cực ngược 4 diode D1, D2, D3, D4. Kết quả, năng lượng từ nguồn Vg và
tụ điện C1, C2 nạp cho cuộn dây như Hình 3.3c. Điều kiện để hệ thống làm việc hiệu
quả thì:
1
M D
+  (3.3)
Với M là chỉ số điều chế, D là tỷ số ngắn mạch.
Trong trạng thái ngắn mạch, điện áp qua tải được xác định tương tự trạng thái
Zero.
Khoảng thời gian ngắn mạch DT.
Điện áp trên cuộn dây L được xác định theo Hình 3.3c như sau:
1 2
L
L C C
di
V L Vg V V
dt
= = + + (3.4)
Tương tự, dòng điện đi qua tụ “C1” và “C2” được xác định như sau:
1 2
1 2 1 2
C C
C C L
dV dV
i i C C i
dt dt
= = = = − (3.5)
Áp dụng định luật cân bằng điện áp đối với cuộn dây trong trạng thái ổn định
từ phương trình (3.1) và (3.4) như sau:

22
1 2 1 2
( ( ))(1 ) ( ) 0
C C C C
Vg V V D Vg V V D
− + − + + + = (3.6)
Điện áp trên tụ được xác định như sau:
1 2
2(1 2 )
C C C
Vg
V V V
D
= = =
−
(3.7)
Có thể thấy rằng điện áp DC - link (VPN) có giá trị như sau:
1 2
(1 2 )
PN C C
Vg
V V V
D
= + =
−
(3.8)
Giá trị điện áp pha đỉnh ngõ ra được xác định:
2 2(1 2 )
PN
m C
V MVg
V M MV
D
= = =
−
(3.9)
Hệ số tăng áp (B) của bộ nghịch lưu được xác định:
2(1 2 )
M
B
D
=
−
(3.10)
Từ công thức (3.9) có thể thấy rằng điện áp đỉnh ngõ ra AC phụ thuộc vào hệ
số “M” và “D” theo giá trị nguồn vào “Vg”. Chú ý rằng, tỉ số ngắn mạch “D” phải
nhỏ hơn 0,5, việc chọn “M” và “D” tùy vào từng ứng dụng.
3.2.2.2. Giải thuật điều chế độ rộng xung (PWM) cho bộ nghịch lưu
Hình 3.4 trình bày phương pháp điều khiển PWM cho các khóa pha A của
mạch nghịch lưu, thành phần VST là hằng số điện áp điều khiển ngắn mạch cho các
khóa S1, S2.

23
Vcontrol
vref_a
-vref_a
-VST
VST
Vcar
S1,S2
S1a
S4a
S2a, S3a
t
t
t
t
t
0
0
Hình 3.4 Tín hiệu điều khiển PWM cho các khóa công suất pha A của bộ qSBT2
I
Ở điều kiện bình thường, tín hiệu điều chế 3 pha sử dụng 3 cặp điện áp tham
chiếu _
ref x
v
 (x = a, b, c), mỗi cặp là 2 điện áp lệch nhau 1800
theo công thức (3.11).
Tín hiệu ngắn mạch (S1, S2) tạo ra bằng cách so sánh 2 hằng số (VST, -VST) với 1
sóng mang tần số cao Vcar. Tín hiệu điều khiển cho các khóa S1a, S2a, S3a, S4a tạo ra
bằng cách so sánh 2 điện áp tham chiếu _
ref a
v
 kết hợp hằng số điện áp ngắn mạch
VST, -VST với sóng mang Vcar như Hình 3.4. Phương pháp điều khiển tương tự cho 2
pha còn lại. Biên độ điện áp tham chiếu _
ref x
v
 và hằng số VST do giá trị “M” và “D”
quyết định.
_ 0
_ 0
_ 0
sin 2
2
sin(2 )
3
2
sin(2 )
3
ref a
ref b
ref c
v M f t
v M f t
v M f t





=
= −
= +
(3.11)
Trong đó, M là hệ số điều chế và f0 là tần số ngõ ra.

24
3.2.3. Khi mạch nghịch lưu xảy ra lỗi
Bộ nghịch lưu nguồn áp thông thường cơ bản phải đối mặt với hai loại lỗi bán
dẫn trong nhánh nghịch lưu mỗi pha đó là lỗi ngắn mạch và lỗi hở mạch.
Trong nghịch lưu nguồn áp thông thường, lỗi ngắn mạch xảy ra khi cả hai công
tắc của nhánh nghịch lưu vô tình được kích dẫn, kết quả làm ngắn mạch nguồn áp
đầu vào. Lỗi ngắn mạch này dẫn đến một dòng điện rất lớn chạy qua các khóa bán
dẫn và nguồn gây chết khóa bán dẫn hoặc nguồn hoặc cả hai. Vì vậy, mạch delay và
mạch bảo vệ được sử dụng để tránh chồng chéo tín hiệu cực cổng của các khóa bán
dẫn, nhưng sự trễ của tín hiệu cực cổng làm cho điện áp ngõ ra bị méo. Đối với mạch
nghịch lưu đề xuất vốn có khả năng chống lại lỗi ngắn mạch bởi vì sự xuất hiện của
mạch trở kháng giữa ngõ vào và nhánh nghịch lưu. Ngoài ra, nó còn được dùng cho
trạng thái ngắn mạch để tăng áp và chuyển đổi điện áp ngõ vào trong một chặng duy
nhất.
Đối với lỗi hở mạch, khi các khóa công suất của nhánh nghịch lưu bị lỗi làm
cho điện áp ngõ ra bị méo. Trong các bộ nghịch lưu nguồn áp thông thường, lỗi này
thường được giải quyết bằng các khóa dự phòng. Đối với bộ nghịch lưu của đề tài,
lỗi hở mạch một trong hai (S1x, S4x) (x = a, b, c) hoặc cả hai như Hình 3.5 được giải
quyết bằng việc thay đổi giải thuật điều khiển.
3a
S
2a
S
C1
C2
D2
D3
+
-
+
-
a
1a
S
4a
S
P
N
3a
S
2a
S
C1
C2
D2
D3
+
-
+
-
a
1a
S
4a
S
P
N
3a
S
2a
S
C1
C2
D2
D3
+
-
+
-
a
1a
S
4a
S
P
N
(a) (b) (c)
G
G G
Hình 3.5 Phần nhánh nghịch lưu pha A bị lỗi: (a) S1a hở mạch, (b) S4a hở mạch, (c)
S1a và S4a hở mạch

25
3.2.3.1. Phương pháp nhận biết lỗi
Trước khi lỗi hở mạch xảy ra, giá trị điện áp trên tải pha A được trình bày theo
công thức (3.12).
0
sin2
a m
V V f t

= (3.12)
t
|Va|
t
Fa
Ts Ts
nhỏ
nhất
lớn
nhất
t
|Va|
t
Fa
Xảy ra
lỗi
1
t 2
t
Phát hiện
lỗi
Fng
2
( )
Fa t Fng

Fng
det
t

(a) (b)
Hình 3.6 Phương pháp nhận biết lỗi hở mạch: (a) Phương pháp lấy mẫu, (b) Quá
trình phát hiện lỗi hở mạch khóa S1a
Từ Hình 3.6a, một cửa sổ quét có kích thước là Ts sẽ được sử dụng để thu thập
giá trị điện áp ngõ ra tích lũy và phát hiện lỗi hở mạch. Giá trị điện áp ngõ ra tích lũy
tại thời điểm t được thể hiện ở công thức (3.13).
( ) | ( ) |
t
a a
t Ts
F t V x dx
−
=  (3.13)
Ở Hình 3.6a, tại thời điểm / 2
s
t T k
 
= + + , điện áp ngõ ra tích lũy Fa đạt
giá trị nhỏ nhất (Fa_min) được trình bày ở công thức (3.14). Giá trị này được dùng làm
ngưỡng để phát hiện lỗi hở mạch.
2
_ min
2
| ( ) | 2 1 cos
2
s
s
T
s
a a m
T
T
F V x dx V


+
−
 
= = −
 
 
 (3.14)
Từ Hình 3.6b, giả sử tại thời điểm t1 xảy ra lỗi hở mạch khóa S1a, điện áp trên
tải pha A sẽ giảm dần về không. Đến thời điểm t2, giá trị điện áp ngõ ra tích lũy Fa

26
thu được sẽ nhỏ hơn giá trị ngưỡng Fng được trình bày ở công thức (3.15), thông qua
đó lỗi hở mạch sẽ được phát hiện.
2 _ min
( )
a ng a
F t F F
 = (3.15)
Thời gian phát hiện lỗi là khoảng thời gian giữa t1 và t2 ở công thức (3.16).
det 2 1
t t t
 = − (3.16)
Quá trình phát hiện lỗi khác nhau có thể bị ảnh hưởng bởi thời điểm xảy ra lỗi
cũng như tải ngõ ra.
3.2.3.2. Nguyên lý hoạt động của mạch chịu lỗi
Khi xảy ra lỗi hở mạch một trong hai khóa S1a, S4a hoặc cả hai, mạch vẫn hoạt
động theo ba trạng thái như khi hoạt động bình thường: tích cực (không ngắn mạch),
ngắn mạch và Zero. Tuy nhiên, khi chịu lỗi xung điều khiển PWM ở ba nhánh nghịch
lưu cần có sự thay đổi được trình bày ở mục tiếp theo để đảm bảo điện áp dây ngõ ra
được cân bằng.
3.2.3.3. Giải thuật điều chế độ rộng xung (PWM) của mạch chịu lỗi
Đối với lỗi hở mạch một trong hai khóa công suất S1a, S4a hoặc cả hai thì giải
thuật điều khiển là giống nhau cho ba trường hợp này.
Xét Hình 3.7 là lỗi hở mạch khóa S1a của nhánh nghịch lưu pha A. Trước thời
điểm xảy ra lỗi, điện áp cực VAG có ba mức điện áp: +VC, 0, -VC. Sau khi phát hiện
được lỗi hở mạch, các khóa S1a, S4a được ngắt xung hoàn toàn trong khi đó các khóa
S2a, S3a được kích dẫn hoàn toàn, làm cho pha A kết nối liên tục với điểm trung tính
nguồn G, dẫn đến điện áp cực VAG luôn ở mức điện áp 0.

27
t
S1a
PWM
t
S2a,
S3a
PWM
t
PWM
S4a
t
VAG
VC
Hoạt động
bình thường
Phát hiện lỗi
S1a
Hoạt động
chịu lỗi
Pha A kết nối trung
tính nguồn G
0
Hình 3.7 Dạng xung điều khiển PWM nhánh nghịch lưu pha A và điện áp cực VAG
khi khóa S1a hở mạch
Đối với các khóa công suất trên hai nhánh nghịch lưu bình thường còn lại (pha
B, C) thì xung điều khiển cũng cần phải có sự thay đổi.
Từ Hình 3.8a, điện áp ba pha ngõ ra có công thức như (3.17).
0
0
0
sin 2
2
sin(2 )
3
2
sin(2 )
3
a m
b m
c m
V V f t
V V f t
V V f t





=
= −
= +
(3.17)
Tương ứng, điện áp dây ngõ ra cũng có công thức như (3.18).

28
0
0
0
3 sin(2 )
6
3 sin(2 )
2
5
3 sin(2 )
6
ab a b m
bc b c m
ca c a m
V V V V f t
V V V V f t
V V V V f t






= − = +
= − = −
= − = +
(3.18)
a
V
ca
V
ab
V
bc
V
c
V
b
V
a
V
ca
V
ab
V
bc
V
c
V
b
V
O
'ca
V
'ab
V
'a
V
'bc
V
0
30
0
30
(a) (b)
2 / 3
ca
 
=
2 / 3
bc
 
= 2 / 3
ab
 
=
Hình 3.8 Sơ đồ góc pha điện áp: (a) Điều kiện bình thường, (b) S1a, S4a hở mạch
Để điện áp dây ba pha cân bằng thì góc pha phải thỏa mãn điều kiện [20] ở
công thức (3.19).
2 2 2 2
2 2 2 2
2 cos( ) 2 cos( )
2 cos( ) 2 cos( )
360
a b a b ab b c b c bc
b c b c bc c a c a ca
o
ab bc ca
V V V V V V V V
V V V V V V V V
 
 
  
 + − = + −

+ − = + −

 + + =

(3.19)
Từ công thức (3.19), ở điều kiện bình thường góc giữa pha B và C là
120o
bc
 = . Khi lỗi hở mạch (S1a, S4a) xảy ra thì điện áp 0
a
V = lúc này góc giữa pha
B và C phải là 60o
bc
 = để điện áp dây được cân bằng như Hình 3.8b. Có thể thấy,
góc pha điện áp tham chiếu pha B bị giảm đi một góc 30o
trong khi đó góc pha điện
áp tham chiếu pha C sẽ tăng lên một góc 30o
so với điều kiện bình thường. Như vậy,

29
bộ điện áp tham chiếu ba pha cần thay thế để sửa lỗi hở mạch được trình bày ở công
thức (3.20).
_ '
_ ' 0
_ ' 0
0
5
sin(2 )
6
5
sin(2 )
6
ref a
ref b
ref c
v
v M f t
v M f t




=
= −
= +
(3.20)
Tương ứng, điện áp dây ngõ ra chịu lỗi cũng có công thức như (3.21).
0
0
0
' sin(2 )
6
' sin(2 )
2
5
' sin(2 )
6
ab m
bc m
ca m
V V f t
V V f t
V V f t






= +
= −
= +
(3.21)
Từ công thức (3.18) và (3.21) có thể thấy biên độ điện áp dây sau lỗi bị giảm
đi 3 lần so với lúc mạch hoạt động bình thường [19]. Để bù lại biên độ điện áp so
với lúc mạch hoạt động bình thường, cần chọn lại thông số “M” và “D” dựa trên công
thức (3.3) và (3.9).

30
Chương 4
MÔ PHỎNG VÀ THỰC NGHIỆM
4.1. Xây dựng mô hình thực nghiệm mạch nghịch lưu đề xuất
4.1.1. Mô hình thực nghiệm
Mạch thực nghiệm bộ nghịch lưu ba pha ba bậc hình T Quasi switch có khả
năng chịu lỗi được điều khiển bởi kit DSP TMS320F28335 và FPGA Cyclone II
EP2C5T144 có sơ đồ khối như Hình 4.1.
TMS320F28335
FPGA
EP2C5T144
Bộ điều khiển
Mạch nghịch lưu
Nguồn 5VDC
Nguồn
12VDC
Cảm Biến
Nguồn cấp
DC
Tải ngõ ra
Hình 4.1 Sơ đồ khối mô hình thực nghiệm
Ở Hình 4.1 khi mô hình hoạt động, kit DSP và FPGA cần được cấp một nguồn
nuôi 5 VDC, đồng thời cần một nguồn 12 VDC để nuôi cho cảm biến áp và bộ điều
khiển (mạch kích). Đối với nguồn DC của bộ nghịch lưu được tạo ra từ việc chỉnh
lưu từ nguồn điện lưới.
Hình 4.2 và Hình 4.3 mô tả chi tiết các thành phần có trong mạch nghịch lưu
thực nghiệm.

31
Hình 4.2 Mạch nghịch lưu thực nghiệm
Hình 4.3 Mô hình thí nghiệm thực tế

32
4.1.2. Mô tả chi tiết mô hình
4.1.2.1. Kit DSP TMS320F28335
DSP TMS320F28335 như Hình 4.4 hỗ trợ rất hiệu quả cho ngôn ngữ lập trình
C/C++, cho phép chúng ta phát triển phần mềm điều khiển bằng ngôn ngữ bậc cao.
Với cấu trúc 32x32 bit MAC 64-bit cho phép bộ điều khiển xử lý các vấn đề về độ
phân giải cao một cách hiệu quả. Ngoài ra, chức năng ngắt nhanh chóng với việc tự
động lưu các sự kiện vào thanh ghi, có khả năng xử lý các sự kiện không đồng bộ với
độ trễ tối thiểu.
Card DSP TMS320F28335 gồm 6 bộ ePWM, mỗi bộ ePWM cho 2 PWM ngõ
ra, tổng cộng có 12 PWM ngõ ra bắt đầu từ GPIO00 đến GPIO11.
Hình 4.4 Kit vi xử lý DSP TMS320F28335
4.1.2.2. Kit FPGA Cyclone II EP2C5T144
Để tạo tín hiệu điều khiển đáp ứng với tần số cao trên 10 kHz, các phép logic
thực hiện bởi Card DSP có thể không đáp ứng kịp do quá trình xử lý tuần tự trong
vòng lặp chương trình. Do đó, kit Cyclone II EP2C5T144 như Hình 4.5 được sử dụng
để tạo các mạch logic với đầu vào là xung PWM từ card DSP để đảm bảo tốc độ và
thời gian các xung chính xác.

33
Hình 4.5 Kit FPGA Cyclone II EP2C5T144
4.1.2.3. Mạch điều khiển (mạch kích)
Mạch kích sử dụng IC G1215S-1W như Hình 4.6 để tạo điện áp ±15 Vtừ
nguồn 12 V. Khi điện áp ngõ ra của IC là +15 Vthì IGBT được kích dẫn, khi điện
áp ngõ ra của IC là -15 Vthì IGBT ngưng dẫn.
1
2
5 6 7
Hình 4.6 Hình dạng và sơ đồ chân IC điều khiển điện áp Morsun G1215S-1W
Hình 4.7 Sơ đồ mạch kích

34
Ở Hình 4.7, mạch kích nhận các xung điện áp 0 V hoặc 3,3 V ở ngõ vào từ kit
DSP đưa tới Opto cách ly TLP250 và tạo ra các xung điều khiển ngõ ra. Khi xung
ngõ vào là 0 V thì xung ngõ ra là -15 V. Khi xung ngõ vào là 3,3 V thì xung ngõ ra
là +15 V. Các xung này dùng để điều khiển các khóa công suất IGBT.
4.1.2.4. Mạch cảm biến áp
Hình 4.8 là sơ đồ nguyên lý mạch cảm biến áp, sử dụng cảm biến LEM LV20-
P để đo điện áp xoay chiều. Hình 4.9 là hình dạng mạch cảm biến áp thực nghiệm,
dùng để lấy mẫu điện áp trên tải pha A, phân tích giúp phát hiện lỗi nếu xảy ra.
Hình 4.8 Sơ đồ nguyên lý mạch cảm biến áp
Hình 4.9 Mạch cảm biến áp

35
4.1.2.5. Mạch nghịch lưu
Mạch nghịch lưu được xây dựng theo sơ đồ Hình 3.1. Trong mạch sử dụng
IGBT loại: FGL40N120, FGL40N150D và diode công suất DSEP60-12A.
G
C
E
Hình 4.10 Hình dạng và sơ đồ chân của IGBT FGL40N120 và FGL40N150D
Hình 4.10 là hình dạng và sơ đồ chân của IGBT được sử dụng trong mạch
nghịch lưu. Đây là hai loại IGBT có khả năng hoạt động với điện áp cực lên tới 1200
V đối với FGL40N120 và 1500V đối với FGL40N150D.
Hình 4.11 Hình dạng và sơ đồ chân của diode DSEP60-12A
Hình 4.11 là hình dạng và sơ đồ chân của diode được sử dụng trong mạch. Đây
là loại diode xung có khả năng hoạt động với dòng lên đến 60 A.
4.2. Kết quả mô phỏng và thực nghiệm
Để có điện áp dây ngõ ra của bộ nghịch lưu đạt 75 V(rms) từ nguồn DC đầu
vào Vg = 70 V, ta chọn tỉ số ngắn mạch (D) là 0,3 thì hệ số điều chế (M) tương ứng
là 0,7 từ công thức (3.9), điện áp DC - link VPN = 175 V từ công thức (3.8). Khi lỗi
hở mạch xảy ra, để đảm bảo điện áp dây ngõ ra thì hệ số điều chế (M) và tỉ số ngắn
mạch (D) thay đổi tương ứng là 0,6 và 0,4. Các thông số linh kiện dùng trong mô

36
phỏng và thực nghiệm như Bảng 4.1. Kết quả mô phỏng và thực nghiệm được thực
hiện cho lỗi hở mạch khóa S1a và cả hai S1a, S4a.
Bảng 4.1: Thông số linh kiện sử dụng trong mô phỏng và thực nghiệm
Các phần tử Thông số
Điện áp DC ngõ vào Vg 70 V
Điện áp dây ngõ ra 75 V(rms)/ 50 Hz
Tần số sóng mang 5 kHz
Cuộn cảm L 3 mH
Tụ điện C1, C2 2200 µF/ 400 V
Khóa bán dẫn S1, S2, S1x, S2x, S3x, S4x,
(x = a, b, c)
FGL40N120/
FGL40N150D
Diode D1, D2 DSEP60-12A
Cuộn dây lọc ngõ ra Lf 3 mH
Tụ điện lọc ngõ ra Cf 10 µF
Điện trở tải R 40 Ω
4.2.1. Kết quả mô phỏng
Mô hình được mô phỏng trên phần mềm PSIM, đây là một phần mềm mô
phỏng máy tính chuyên dụng được dùng cho việc phân tích các thiết bị điện tử công
suất và động cơ điện. Nó cung cấp một môi trường thiết kế, mô phỏng tốt, giao diện
dễ sử dụng, quy trình thao tác đơn giản và hiển thị trực quan, được rất nhiều nhà
nghiên cứu tin dùng.

37
(a) (b)
(c) (d)
Hình 4.12 Điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch
xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã bù
(a)
(c) (d)
(b)
Hình 4.13 Điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở
đã bù
Hình 4.12 cho thấy dạng sóng điện áp dây VAB. Ở Hình 4.12a, khi mạch hoạt
động bình thường điện áp ra có đủ bậc, giá trị hiệu dụng đo được là 75 V(rms), ở
Hình 4.12b là khi lỗi hở mạch S1a xảy ra nhưng không được xử lý, điện áp ra bị giảm

38
bậc, giảm biên độ, tăng gia nhiễu so với khi mạch hoạt động bình thường. Sau khi đã
xử lý lỗi hở mạch S1a bằng giải thuật điều khiển nhưng chưa điều chỉnh cặp thông số
“M” và “D” với thông số ban đầu tương ứng là 0,7 và 0,3 ở Hình 4.12c thì biên độ
điện áp giảm đi 3 lần so với lúc bình thường. Tiếp theo, ở Hình 4.12d sau khi xử lý
lỗi hở mạch và điều chỉnh thông số “M” và “D”, tuy bậc điện áp giảm nhưng biên độ
điện áp được khôi phục bằng với lúc bình thường. Kết quả mô phỏng phù hợp với lý
thuyết đã phân tích.
Hình 4.13 tương tự như Hình 4.12. Khi hoạt động bình thường ở Hình 4.13a
giá trị hiệu dụng đo được là 75 V(rms). Khi xảy ra lỗi hở mạch đồng thời S1a và S4a
ở Hình 4.13b thì điện áp ra có gai nhiễu tăng cao, làm ảnh hưởng tới hệ thống. Tiếp
theo, tương tự như Hình 4.12c thì ở Hình 4.13c sau khi điều chỉnh giải thuật xử lý lỗi
nhưng chưa bù thông số thì điện áp ngõ ra biên độ bị giảm. Cuối cùng, ở Hình 4.13d
sau khi xử lý lỗi và bù thông số thì điện áp ngõ ra tuy giảm bậc nhưng biên độ được
khôi phục như lúc bình thường cho thấy giải thuật xử lý lỗi là dùng chung cho cả hở
mạch một khóa (S1a, S4a) hoặc cả hai khóa.
(a) (b)
(c) (d)
Hình 4.14 Điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch

39
(a) (b)
(c) (d)
Hình 4.15 Điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở
đã bù
Hình 4.14 cho thấy dạng sóng điện áp pha VAN. Khi hoạt động bình thường ở
Hình 4.14a thì điện áp ngõ ra có đủ bậc, giá trị hiệu dụng đo được là 43 V(rms). Khi
mạch xảy ra lỗi S1a hở mạch như Hình 4.14b thì điện áp ngõ ra bị giảm bậc, biên độ
không còn như lúc mạch bình thường. Ở Hình 4.14c sau khi đã xử lý lỗi S1a hở mạch
nhưng vẫn giữ nguyên thông số “M” và “D” như lúc bình thường thì có thể thấy biên
độ điện áp bị giảm đi. Cuối cùng, Hình 4.14d sau khi xử lý lỗi và thay đổi thông số
để bù thì biên độ điện áp pha được phục hồi như lúc bình thường tuy nhiên bậc bị
giảm đi. Kết quả mô phỏng phù hợp với lý thuyết đã phân tích.
Hình 4.15 cũng tương tự như Hình 4.14. Ở Hình 4.15a điện áp pha ngõ ra có
đủ bậc, giá trị hiệu dụng đo được cũng là 43 V(rms) khi mạch hoạt động bình thường
đến khi xảy ra lỗi hở mạch hai khóa S1a và S4a như Hình 4.15b thì gai điện áp ngõ ra
tăng cao, bậc ngõ ra bị mất gây ảnh hưởng lớn tới hệ thống. Khi sử dụng giải thuật
xử lý lỗi thì biên độ điện áp pha ngõ ra bị giảm như Hình 4.15c do chưa điều chỉnh
thông số. Ở Hình 4.15d, sau khi xử lý hở mạch kết hợp điều chỉnh thông số “M” và
“D” thì điện áp pha ngõ ra có biên độ như lúc bình thường nhưng bậc điện áp bị giảm.

40
(a) (b)
(c) (d)
Hình 4.16 Điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a hở mạch
(a)
(c) (d)
(b)
Hình 4.17 Điện áp cực VAG: (a) Khi hoạt động bình thường, (b) Khi lỗi S1a và S4a hở
đã bù
Hình 4.16 là dạng sóng điện áp cực VAG. Ở Hình 4.16a, khi mạch hoạt động
bình thường điện áp cực có đủ 3 bậc (87,5 V, 0 V, -87,5 V). Đến khi mạch xảy ra lỗi
hở mạch S1a như Hình 4.16b điện áp giảm bậc, tăng gai nhiễu. Khi sử dụng giải thuật

41
xử lý lỗi hở mạch, nhưng chưa điều chỉnh thông số “M” và “D” như Hình 4.16c và
đã điều chỉnh thông số “M” và “D” như Hình 4.16d thì pha A được kết nối liên tục
với trung tính nguồn do đó điện áp ngõ cực luôn ở mức điện áp 0 V. Kết quả mô
phỏng phù hợp với lý thuyết đã phân tích.
Hình 4.17 tương tư như Hình 4.16. Ở Hình 4.17a, khi hoạt động bình thường
thì điện áp cũng có đủ ba bậc. Khi xảy ra lỗi đồng thời hở mạch hai khóa S1a và S4a
như Hình 4.17b thì điện áp cực bị mất bậc, gai nhiễu tăng cao gây ảnh hưởng tới hệ
thống. Đến khi lỗi hở mạch được xử lý như Hình 4.17c và 4.17d thì điện áp cực được
duy trì ở mức 0 V.
(a) (b)
(c) (d)
Hình 4.18 cho thấy dạng sóng dòng điện trên tải pha A. Khi mạch hoạt động
bình thường như Hình 4.18a dòng điện ngõ ra có dạng sin cân đối, giá trị hiệu dụng
đo được là 1,08 A(rms). Ở Hình 4.18b là khi lỗi hở mạch S1a xảy ra, dạng sóng dòng
điện pha A bị mất phần bán kì dương và bị méo dạng. Đến khi sử dụng giải thuật xử
lý lỗi hở mạch nhưng vẫn giữ nguyên thông số “M” và “D” như hoạt động bình
thường thì dòng điện ngõ ra trở lại dạng sin cân đối tuy nhiên giá trị hiệu dụng đo
được chỉ còn 0,62 A(rms) tức là giảm đi 3 lần so với lúc bình thường. Ở Hình 4.18d,
sau khi kết hợp giải thuật xử lý lỗi hở mạch với việc điều chỉnh lại thông số “M” và

42
“D” thì dòng điện ngõ ra có giá trị hiệu dụng đo được là 1,07 A(rms) tương đương
với mạch khi hoạt động bình thường. Kết quả mô phỏng đúng với lý thuyết phân tích.
(a) (b)
(c) (d)
lỗi S1a và S4a đã bù
Hình 4.19 cũng tương tự như Hình 4.18. Khi hoạt động bình thường, mạch có
dòng điện ngõ ra với dạng sin cân đối. Đến khi lỗi hở mạch hai khóa S1a và S4a đồng
thời như Hình 4.19b thì dòng điện ngõ ra bị méo dạng hoàn toàn, gây nguy hiểm cho
hệ thống. Khi sử dụng giải thuật xử lý lỗi như Hình 4.19c và khi điều chỉnh thêm
thông số “M” và “D” như Hình 4.19d thì dòng điện ngõ ra được khôi phục lại dạng
sin cân đối và có biên độ bằng với lúc mạch hoạt động bình thường. Điều này cho
thấy giải thuật xử lý lỗi là giải quyết chung cho cả lỗi hở mạch một trong hai hoặc cả
hai khóa (S1a, S4a).

43
Tổng méo hài dòng điện pha A
(a) (b)
(c)
Hình 4.20 Tổng méo hài (THD) dòng điện trên tải pha A: (a) Khi hoạt động bình
thường, (b) Khi lỗi hở mạch S1a xảy ra, (c) Khi đã xử lý lỗi hở mạch S1a
Hình 4.20 cho thấy tổng méo hài dòng điện pha A. Ở Hình 4.20a là khi mạch
hoạt động bình thường, tổng méo hài THD = 1,3 % cho ra chất lượng điện áp tốt. Khi
mạch xảy ra lỗi hở mạch, dòng điện ngõ ra bị méo dạng do đó tổng méo hài rất lớn
THD = 95 % làm ảnh hưởng đến hệ thống. Đến khi lỗi hở mạch được xử lý thì dạng
sóng được khôi phục, tổng méo hài đo được THD = 2,17 %, chất lượng điện áp vẫn
được bảo đảm ở mức cho phép.
(a) (b)
Hình 4.21 Điện áp trên tụ VC: (a) Khi hoạt động bình thường, (b) Khi đã xử lý lỗi
hở mạch
Hình 4.21 cho thấy dạng sóng điện áp trên tụ VC. Khi hoạt động ở điều kiện
bình thường như Hình 4.21a, điện áp trên tụ có giá trị đỉnh đo được là 87,5 V. Đến

44
khi lỗi hở mạch xảy ra và đã được xử lý như Hình 4.21b thì điện áp trên tụ có giá trị
đỉnh đo được là 151 V, tức là điện áp trên tụ khi chịu lỗi tăng lên 3 lần so với lúc
bình thường. Kết quả mô phỏng phù hợp với lý thuyết phân tích.
(a) (b)
Hình 4.22 Điện áp DC - link (VPN): (a) Khi hoạt động bình thường, (b) Khi đã xử lý
lỗi hở mạch
Hình 4.22 cho thấy dạng sóng điện áp DC - link VPN. Khi mạch hoạt động bình
thường như ở Hình 4.22a thì điện áp VPN có giá trị đỉnh đo được là 175 V. Sau khi
lỗi hở mạch xảy ra và đã được xử lý thì điện áp VPN tăng lên 3 lần với giá trị đỉnh
đo được là 303 V. Kết quả mô phỏng phù hợp với lý thuyết tính toán.
Hoạt động bình thường Hoạt động chịu lỗi
Lỗi hở mạch
Hình 4.23 Giải thuật điều khiển PWM cho các khóa nhánh nghịch lưu pha A và
điện áp cực VAG chịu lỗi hở mạch S1a

45
Hình 4.23 cho thấy dạng sóng xung kích của các khóa nghịch lưu nhánh A ở ba
khoảng thời điểm: khi mạch hoạt động bình thường, khi xảy ra lỗi hở mạch và khi
chịu lỗi cũng như điện áp cực VAG tương ứng với từng thời điểm. Kết quả phù hợp
với lý thuyết phân tích.
Hoạt động
bình thường
Hoạt động
chịu lỗi
Lỗi hở mạch
det 3
t ms

Hình 4.24 Thời gian đáp ứng xử lý lỗi khi lỗi hở mạch xảy ra
Hình 4.24 cho thấy dạng sóng mô phỏng điện áp pha VAN và dòng điện pha A
(Ia) ở ba khoảng thời gian: khi hoạt động bình thường, khi lỗi xảy ra và khi lỗi đã
được xử lý. Kết quả cho thấy thời gian xử lý khoảng 3 ms.
4.2.2. Kết quả thực nghiệm
Ở đây các thực nghiệm được tiến hành theo trình tự hệ thống đang hoạt động
bình thường thì bất ngờ xảy ra lỗi hở mạch một trong hai khóa S1a, S4a hoặc cả hai
khóa của nhánh nghịch lưu pha A. Tuy nhiên, ở điều kiện thí nghiệm thì các lỗi hở
mạch khó xảy ra, do đó để tạo lỗi hở mạch này bằng cách giả định sử dụng các công
tắc để ngắt xung kích của các khóa S1a, S4a. Đến khi lỗi hở mạch xảy ra thì cảm biến
sẽ thu thập dữ liệu, phân tích, phát hiện được hệ thống hở mạch khóa công suất và hệ
thống sẽ tiến hành sửa lỗi hở mạch này bằng việc điều chỉnh giải thuật.

46
(a) (b)
(c) (d)
Điện áp dây VAB
Hình 4.25 Thực nghiệm điện áp dây VAB: a) Khi hoạt động bình thường, (b) Khi lỗi
Hình 4.25 cho thấy dạng sóng thực nghiệm điện áp dây VAB. Ở Hình 4.25a là
dạng sóng điện áp dây khi mạch hoạt động bình thường, điện áp dây ngõ ra có đủ
bậc, giá trị hiệu dụng đo được là 74,1 V(rms). Tuy nhiên, ở Hình 4.25b thì dạng sóng
điện áp dây có sự thay đổi từ đủ số bậc thì bị mất đi phần bậc ở bán kì dương, dạng
sóng bị méo dạng nguyên nhân là do xảy ra lỗi hở mạch S1a nhưng không được xử lý.
Ở Hình 4.25c là khi mạch đang hoạt động bình thường thì xảy ra lỗi hở mạch S1a và
cảm biến phát hiện được lỗi này nên hệ thống bắt đầu sửa lỗi tuy nhiên các thông số
“M” và “D” vẫn giữa nguyên như lúc mạch hoạt động bình thường (M = 0,7 và D =
0,3) thì biên độ điện áp dây giảm đi 3 lần so với lúc bình thường. Khi lỗi hở mạch
được xử lý và bù điện áp bằng cách thay đổi thông số “M” và “D” (M = 0,6 và D =
0,4) như trường hợp Hình 4.25d, tuy bậc điện áp bị giảm nhưng biên độ điện áp được
phục hồi, giá trị hiệu dụng đo được là 73,5 V(rms). Kết quả phù hợp với mô phỏng
và lý thuyết phân tích.

47
(a) (b)
(c) (d)
Điện áp dây VAB
Hình 4.26 Thực nghiệm điện áp dây VAB: (a) Khi hoạt động bình thường, (b) Khi lỗi
lỗi S1a và S4a đã bù
Hình 4.26 tương tự như Hình 4.25. Ở Hình 4.26a là dạng sóng điện áp dây khi
mạch hoạt động bình thường, điện áp dây ngõ ra có đủ bậc, giá trị hiệu dụng đo được
là 74,1 V(rms). Tiếp theo, ở Hình 4.26b thì dạng sóng điện áp dây VAB có sự thay đổi
từ đủ số bậc thì bị mất đi phần bậc ở cả bán kỳ âm và dương, dạng sóng bị méo dạng
hoàn toàn nguyên nhân là do xảy ra lỗi hở mạch S1a và S4a nhưng không được xử lý.
Ở Hình 4.26c là khi mạch đang hoạt động bình thường thì xảy ra lỗi hở mạch S1a và
S4a đồng thời cảm biến phát hiện được lỗi này nên hệ thống bắt đầu sửa lỗi tuy nhiên
các thông số “M” và “D” vẫn giữa nguyên (M = 0,7 và D = 0,3) như lúc mạch hoạt
động bình thường thì biên độ điện áp dây giảm đi 3 lần so với lúc bình thường. Khi
xảy ra lỗi hở mạch và được xử lý bằng giải thuật cũng như bù điện áp bằng cách thay
đổi thông số “M” và “D” (M = 0,6 và D = 0,4) như trường hợp Hình 4.26d, tuy bậc
điện áp dây VAB bị giảm nhưng biên độ điện áp được phục hồi như khi mạch hoạt
động bình thường chứng tỏ giải thuật xử lý lỗi hở mạch là dùng chung cho cả hai
trường hợp hở mạch một khóa (S1a, S4a) hoặc cả hai khóa.

48
(a) (b)
(c) (d)
Điện áp pha VAN
Hình 4.27 Thực nghiệm điện áp pha VAN: a) Khi hoạt động bình thường, (b) Khi lỗi
(a) (b)
(c) (d)
Điện áp pha VAN
Hình 4.28 Thực nghiệm điện áp pha VAN: (a) Khi hoạt động bình thường, (b) Khi
lý lỗi S1a và S4a đã bù

49
Hình 4.27 cho thấy dạng sóng thực nghiệm điện áp pha VAN. Ở Hình 4.27a là
dạng sóng điện áp pha VAN khi mạch hoạt động bình thường, điện áp pha ngõ ra có
đủ bậc, giá trị hiệu dụng đo được là 42,5 V(rms). Tuy nhiên, ở Hình 4.27b thì dạng
sóng điện áp pha VAN có sự thay đổi từ đủ số bậc thì bị mất đi phần bậc ở bán kì
dương, dạng sóng bị méo dạng nguyên nhân là do xảy ra lỗi hở mạch S1a nhưng không
được xử lý. Ở Hình 4.27c là khi mạch đang hoạt động bình thường thì xảy ra lỗi hở
mạch S1a và cảm biến phát hiện được lỗi này nên hệ thống bắt đầu sửa lỗi tuy nhiên
các thông số “M” và “D” vẫn giữa nguyên như lúc mạch hoạt động bình thường (M
= 0,7 và D = 0,3) thì biên độ điện áp pha giảm đi 3 lần so với lúc bình thường. Khi
lỗi hở mạch được xử lý và bù điện áp bằng cách thay đổi thông số “M” và “D” (M =
0,6 và D = 0,4) như trường hợp Hình 4.27d, tuy bậc điện áp bị giảm nhưng biên độ
điện áp được phục hồi, giá trị hiệu dụng đo được là 42,3 V(rms). Kết quả phù hợp với
mô phỏng và lý thuyết.
Hình 4.28 tương tự Hình 4.27. Ở Hình 4.28a là dạng sóng điện áp pha VAN khi
mạch hoạt động bình thường, điện áp pha ngõ ra có đủ bậc, giá trị hiệu dụng đo được
là 42,5 V(rms). Tiếp đến, ở Hình 4.28b thì dạng sóng điện áp pha VAN có sự thay đổi
từ đủ số bậc thì bị mất đi phần bậc ở cả bán kỳ âm và dương, dạng sóng bị méo dạng
hoàn toàn gây mất an toàn cho hệ thống nguyên nhân là do xảy ra lỗi hở mạch S1a và
S4a nhưng không được xử lý. Ở Hình 4.28c là quá trình mạch đang hoạt động bình
thường thì xảy ra lỗi hở mạch S1a và S4a đồng thời cảm biến ngay lập tức phát hiện
được lỗi này nên hệ thống bắt đầu sửa lỗi mà vẫn giữ nguyên các thông số “M” và
“D” (M = 0,7 và D = 0,3) như khi lúc mạch hoạt động bình thường thì biên độ điện
áp pha VAN sẽ bị giảm đi giảm đi 3 lần so với lúc bình thường. Cuối cùng, khi hệ
thống đang hoạt động bình thường thì xảy ra lỗi hở mạch và được xử lý bằng giải
thuật cũng như bù điện áp bằng cách thay đổi thông số “M” và “D” (M = 0,6 và D =
0,4) như trường hợp Hình 4.28d, tuy dạng sóng điện áp pha VAN có bậc bị giảm nhưng
biên độ điện áp pha được phục hồi như khi mạch hoạt động bình thường chứng tỏ
giải thuật xử lý lỗi hở mạch là dùng chung cho cả hai trường hợp hở mạch một khóa
(S1a, S4a) hoặc cả hai khóa.

50
(a) (b)
(c) (d)
Điện áp cực VAG
lỗi S1a hở mạch xảy ra, (c) Khi xử lý lỗi S1a nhưng chưa bù, (d) Khi xử lý lỗi S1a đã
bù
Hình 4.29 cho thấy dạng sóng thực nghiệm điện áp cực VAG. Ở Hình 4.29a là
dạng sóng điện áp cực VAG khi mạch hoạt động bình thường tức là các khóa công
suất trên nhánh nghịch lưu pha A hoạt động tốt, điện áp cực ngõ ra có đủ ba bậc (87
V, 0 V, -87 V). Tuy nhiên, ở Hình 4.29b thì dạng sóng điện áp cực VAG đã có sự thay
đổi từ đủ số bậc thì bị mất đi phần bậc ở bán kì dương, dạng sóng bị méo dạng nguyên
nhân là do xảy ra lỗi hở mạch S1a nhưng không được xử lý. Tiếp đến, Ở Hình 4.29c
là khi mạch đang hoạt động bình thường thì xảy ra lỗi hở mạch S1a và cảm biến phát
hiện được lỗi này nên hệ thống bắt đầu sửa lỗi bằng cách điều chỉnh xung kích cho
các khóa pha A đồng thời thay đổi giải thuật điều khiển cho hai pha còn lại (pha B và
C) và các thông số “M” và “D” vẫn giữa nguyên như lúc mạch hoạt động bình thường
(M = 0,7 và D = 0,3) làm cho pha A kết nối liên tục với điểm trung tính nguồn G, do
đó điện áp cực VAG luôn duy trì ở mức điện áp 0 V. Cuối cùng, ở Hình 4.29d khi lỗi
hở mạch S1a được xử lý bằng giải thuật và bù điện áp bằng cách thay đổi thông số

Nghịch lưu ba pha ba bậc hình T chịu lõi

Nghịch lưu ba pha ba bậc hình T chịu lõi

Recommended

Recommended

More Related Content

What's hot

What's hot (20)

Similar to Nghịch lưu ba pha ba bậc hình T chịu lõi

Similar to Nghịch lưu ba pha ba bậc hình T chịu lõi (20)

More from Man_Ebook

More from Man_Ebook (20)

Recently uploaded

Recently uploaded (20)

Nghịch lưu ba pha ba bậc hình T chịu lõi