SlideShare a Scribd company logo
1 of 11
BAB I
PENDAHULUAN
1.1 Tujuan Percobaan
Setelah melakukan percobaan ini, mahasiswa diharapkan:
a. Mengetahui dan menganalisi respon step sistem orde 1 dalam domain waktu untuk
sistem loop terbuka dan tertutup.
b. Mampu menentukan parameter-parameter orde 1 dari respon masing masing
stepnya.
1.2 Landasan Teori
Respon suatu sistem menggambarkan hubungan antara keluaran dan
masukan dari sistem tersebut . Analisa respon sistem dapat dilakukan dengan
metode domain waktu(time domain) dan metode domain frekwensi(frequency
domain).
Pada metode domain waktu, sinyal masukan dapat berupa fungsi step atau
ramp.Respon sistem pada domain waktu terdiri atas dua bagian yaitu bagian
tradient dan bagian yang tetap (steady state).Bagian tradient umumnya berbentuk
fungsi eksponensial yang berkurang atau bertambah terhadap perubahan waktu ,
sedang bagian tetap merupakan bagian respon yang umumnya berharga tetap (tak
tergantung waktu).
Pada metode domain frekwensi, sinyal masukan yang sering digunakan
adalah adalah fungsi sinusiodal tapi ada perubahan phasa dan amplitudonya..Besar
perubahan tersebut, tergantung frekwensi sinyal masukkan . Diagram bode(plot-
bode) merupakan cara yang banyak digunakan untuk mempresentasikan respon
frekwensi sitem.
Sistem orde 1 memiliki bentuk umum fungsi alih seperti berikut :
C(s) = K/t
R(s) S+(1/t)
Untuk menghitung step responya, kita bias mencarinya dengan persamaan berikut:
Tr(TimeRise)=2.2t
Ts(time setting)=4t
Untuk melihat possi timming masing masingnya dapat kita lihat pada gambar
berikut :
Time Constan (t) : Ukuran waktu yang menyatakan kecepatan respon, yang di ukur mulai
t = 0 s/d respon mencapai 63,2% (e-1x100%) dari respon steady state.
Rise Time (TR) : Ukuran waktu yang menyatakan keberadaan suatu respon, yang di ukur
mulai respon 5% s/d 95% dari respon steady state (dapat pula 10% s/d 90%).
TR = t Ln 19 (5%–95%), atau TR = t Ln 9 (10%- 90%)
Settling Time (TS): Ukuran waktu yang menyatakan respon telah masuk ±5% atau ±2%
atau ±0,5% dari respon steady state.
Ts(± 5%) = 3t ; Ts(± 2%) = 4t atau Ts(± 0,5%)= 5t
Delay Time (TD) : Ukuran waktu yang menyatakan factor keterlambatan respon output
terhadap input, di ukur mulai t = 0 s/d respon mencapai 50% dari
respon steady state.
TD = t Ln2
BAB II
HASIL PERCOBAAN
3.1 Hasil Percobaan
 Open Loop
• Input = 5 Volt
a. T = 3 detik
Grafik Percobaan
b. T = 5 detik
Grafik Percobaan
c. T = 7 detik
Grafik Percobaan
• Input = 1 Volt
a. T = 3 detik
Grafik Percobaan
b. T = 5 detik
c. T = 7 detik
 Close loop
• Input = 5 Volt
a. T = 3 detik
Grafik Percobaan
b. T = 5 detik
Grafik Percobaan
c. T = 7 detik
Grafik Percobaan
• Input = 1 volt
a. T = 3 detik
b. T = 5 detik
c. T = 7 detik
3.2 Analisa Data
Sistem delay orde 1 yang mengalami perubahan nilai T nya , pada loop terbuka
ketika di beri input step, maka keadaan awal dimulai senilai dengan nilai input step yang
diberikan, dari grafik open loop maupun closed loop grafik dimulai dari 1.Pada open loop
ketika T nya dirubah dari 3, 5 ke 7 maka dari grafik dapat dilihat bahwa Td nya semakin
kecil atau terjadi kemiring grafik yang terus semakin miring ke kanan, sehingga Td nya
semakin kecil, sedangkan pada closed loop, di dapat outputnya hanya sampai setengah
dari yang diharapkan dan grafiknya juga semakin miring ke kanan , sehingga menunjukkan
Td dari grafik juga semakin kecil jika T nya semakin besar.
BAB III
PENUTUP
4.1 Kesimpulan
Dari hasil percobaan maka dapat diambil beberapa kesimpulan sebagai berikut :
• Semakin besar Tnya, maka semakin kecil Td yang di dapat.
• Output closed loop hanya setengah dari open loo
Lap kendali 1

More Related Content

Similar to Lap kendali 1

analisis sistem kendali
analisis sistem kendalianalisis sistem kendali
analisis sistem kendali
Rumah Belajar
 
E4141 sistem kawalan 1 unit3
E4141 sistem kawalan 1 unit3E4141 sistem kawalan 1 unit3
E4141 sistem kawalan 1 unit3
Asraf Malik
 
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskritPengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Beny Nugraha
 
Tusas pengenalan sinyal dan sistem
Tusas pengenalan sinyal dan sistemTusas pengenalan sinyal dan sistem
Tusas pengenalan sinyal dan sistem
fauzankent
 

Similar to Lap kendali 1 (20)

Dasar sistem kontrol
Dasar sistem kontrolDasar sistem kontrol
Dasar sistem kontrol
 
karakteristik sistem orde kedua_new.pptx
karakteristik sistem orde kedua_new.pptxkarakteristik sistem orde kedua_new.pptx
karakteristik sistem orde kedua_new.pptx
 
Dasar_Sistem_Kontrol_dan_pptx.pptxDasar_Sistem_Kontrol_dan_pptx.pptx
Dasar_Sistem_Kontrol_dan_pptx.pptxDasar_Sistem_Kontrol_dan_pptx.pptxDasar_Sistem_Kontrol_dan_pptx.pptxDasar_Sistem_Kontrol_dan_pptx.pptx
Dasar_Sistem_Kontrol_dan_pptx.pptxDasar_Sistem_Kontrol_dan_pptx.pptx
 
Analisis fourier-lanjutan
Analisis fourier-lanjutanAnalisis fourier-lanjutan
Analisis fourier-lanjutan
 
Job4
Job4Job4
Job4
 
Bab 1=tinjauan umum_sistem_pengontrolan=
Bab 1=tinjauan umum_sistem_pengontrolan=Bab 1=tinjauan umum_sistem_pengontrolan=
Bab 1=tinjauan umum_sistem_pengontrolan=
 
Bab_1=tinjauan_umum_sistem_pengontrolan=
Bab_1=tinjauan_umum_sistem_pengontrolan=Bab_1=tinjauan_umum_sistem_pengontrolan=
Bab_1=tinjauan_umum_sistem_pengontrolan=
 
analisis sistem kendali
analisis sistem kendalianalisis sistem kendali
analisis sistem kendali
 
E4141 sistem kawalan 1 unit3
E4141 sistem kawalan 1 unit3E4141 sistem kawalan 1 unit3
E4141 sistem kawalan 1 unit3
 
Pertemuan 03 Model Matematis
Pertemuan 03 Model MatematisPertemuan 03 Model Matematis
Pertemuan 03 Model Matematis
 
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskritPengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
Pengolahan Sinyal Digital - Slide week 2 - sistem & sinyal waktu diskrit
 
Kontroler proporsional
Kontroler proporsionalKontroler proporsional
Kontroler proporsional
 
Pengenalan dasar Sinyal.pptx
Pengenalan dasar Sinyal.pptxPengenalan dasar Sinyal.pptx
Pengenalan dasar Sinyal.pptx
 
3..pptx
3..pptx3..pptx
3..pptx
 
Kontrol pid dengan matlab
Kontrol pid dengan matlabKontrol pid dengan matlab
Kontrol pid dengan matlab
 
Tusas pengenalan sinyal dan sistem
Tusas pengenalan sinyal dan sistemTusas pengenalan sinyal dan sistem
Tusas pengenalan sinyal dan sistem
 
EFFICIENCY & Complexity.pptx
EFFICIENCY & Complexity.pptxEFFICIENCY & Complexity.pptx
EFFICIENCY & Complexity.pptx
 
1.3.4 Sensor dan Tranduser.pdf
1.3.4 Sensor dan Tranduser.pdf1.3.4 Sensor dan Tranduser.pdf
1.3.4 Sensor dan Tranduser.pdf
 
Modul ajar dsp_2020-bab_3-review filter analog-ver2020
Modul ajar dsp_2020-bab_3-review filter analog-ver2020Modul ajar dsp_2020-bab_3-review filter analog-ver2020
Modul ajar dsp_2020-bab_3-review filter analog-ver2020
 
Matematika teknik kimia minggu 3
Matematika teknik kimia minggu 3Matematika teknik kimia minggu 3
Matematika teknik kimia minggu 3
 

Lap kendali 1

  • 1. BAB I PENDAHULUAN 1.1 Tujuan Percobaan Setelah melakukan percobaan ini, mahasiswa diharapkan: a. Mengetahui dan menganalisi respon step sistem orde 1 dalam domain waktu untuk sistem loop terbuka dan tertutup. b. Mampu menentukan parameter-parameter orde 1 dari respon masing masing stepnya. 1.2 Landasan Teori Respon suatu sistem menggambarkan hubungan antara keluaran dan masukan dari sistem tersebut . Analisa respon sistem dapat dilakukan dengan metode domain waktu(time domain) dan metode domain frekwensi(frequency domain). Pada metode domain waktu, sinyal masukan dapat berupa fungsi step atau ramp.Respon sistem pada domain waktu terdiri atas dua bagian yaitu bagian tradient dan bagian yang tetap (steady state).Bagian tradient umumnya berbentuk fungsi eksponensial yang berkurang atau bertambah terhadap perubahan waktu , sedang bagian tetap merupakan bagian respon yang umumnya berharga tetap (tak tergantung waktu). Pada metode domain frekwensi, sinyal masukan yang sering digunakan adalah adalah fungsi sinusiodal tapi ada perubahan phasa dan amplitudonya..Besar perubahan tersebut, tergantung frekwensi sinyal masukkan . Diagram bode(plot- bode) merupakan cara yang banyak digunakan untuk mempresentasikan respon frekwensi sitem. Sistem orde 1 memiliki bentuk umum fungsi alih seperti berikut : C(s) = K/t
  • 2. R(s) S+(1/t) Untuk menghitung step responya, kita bias mencarinya dengan persamaan berikut: Tr(TimeRise)=2.2t Ts(time setting)=4t Untuk melihat possi timming masing masingnya dapat kita lihat pada gambar berikut : Time Constan (t) : Ukuran waktu yang menyatakan kecepatan respon, yang di ukur mulai t = 0 s/d respon mencapai 63,2% (e-1x100%) dari respon steady state. Rise Time (TR) : Ukuran waktu yang menyatakan keberadaan suatu respon, yang di ukur mulai respon 5% s/d 95% dari respon steady state (dapat pula 10% s/d 90%). TR = t Ln 19 (5%–95%), atau TR = t Ln 9 (10%- 90%) Settling Time (TS): Ukuran waktu yang menyatakan respon telah masuk ±5% atau ±2% atau ±0,5% dari respon steady state. Ts(± 5%) = 3t ; Ts(± 2%) = 4t atau Ts(± 0,5%)= 5t Delay Time (TD) : Ukuran waktu yang menyatakan factor keterlambatan respon output terhadap input, di ukur mulai t = 0 s/d respon mencapai 50% dari respon steady state. TD = t Ln2
  • 3. BAB II HASIL PERCOBAAN 3.1 Hasil Percobaan  Open Loop • Input = 5 Volt a. T = 3 detik Grafik Percobaan
  • 4. b. T = 5 detik Grafik Percobaan c. T = 7 detik Grafik Percobaan • Input = 1 Volt
  • 5. a. T = 3 detik Grafik Percobaan b. T = 5 detik
  • 6. c. T = 7 detik  Close loop • Input = 5 Volt a. T = 3 detik Grafik Percobaan b. T = 5 detik
  • 7. Grafik Percobaan c. T = 7 detik Grafik Percobaan • Input = 1 volt a. T = 3 detik
  • 8. b. T = 5 detik c. T = 7 detik
  • 9. 3.2 Analisa Data Sistem delay orde 1 yang mengalami perubahan nilai T nya , pada loop terbuka ketika di beri input step, maka keadaan awal dimulai senilai dengan nilai input step yang diberikan, dari grafik open loop maupun closed loop grafik dimulai dari 1.Pada open loop ketika T nya dirubah dari 3, 5 ke 7 maka dari grafik dapat dilihat bahwa Td nya semakin kecil atau terjadi kemiring grafik yang terus semakin miring ke kanan, sehingga Td nya semakin kecil, sedangkan pada closed loop, di dapat outputnya hanya sampai setengah dari yang diharapkan dan grafiknya juga semakin miring ke kanan , sehingga menunjukkan Td dari grafik juga semakin kecil jika T nya semakin besar.
  • 10. BAB III PENUTUP 4.1 Kesimpulan Dari hasil percobaan maka dapat diambil beberapa kesimpulan sebagai berikut : • Semakin besar Tnya, maka semakin kecil Td yang di dapat. • Output closed loop hanya setengah dari open loo