Dokumen ini membahas tentang VHDL (VHSIC Hardware Description Language), bahasa deskripsi perangkat keras yang digunakan untuk mendeskripsikan sistem elektronik digital. VHDL dikembangkan untuk IC digital berkecepatan tinggi dan memiliki struktur yang terdiri atas deklarasi entitas, body arsitektur, dan contoh kode VHDL gate AND. Dokumen ini juga menjelaskan proses pengembangan desain VHDL mulai dari pembuatan kode, kompilasi,
2. Tentang VHDL
• VHDL adalah sebuah standar terbitan IEEE dan US
Departement of Defence, yang digunakan untuk
mendeskripsikan sebuah sistem elektronik digital.
• VHDL adalah singkatan dari VHSIC (Very High Speed
Integrated Circuit) Language Device.
• VHDL dikhususkan untuk IC digital berkecepatan tinggi.
• VHDL diluncurkan lahun 1980.
3. Struktur VHDL
Design Entity : Keseluruhan desain
VHDL yang meliputi Entity Declaration
dan Architecture Body
Entity Declaration : Mendefinisikan
entitas port data (input/output/clock)
Architecure Body : Mendefinisikan
program utama
4. Development Steps
Create Design
Compile File
Upload &
Simulation
Debugging
Create Design
Model Test
Compile File
Upload &
Simulation
Debugging
Altera Quartus ModelSim
TINA (Toolkit for Interactive
Design Analysis) Design Suite
Sangat berguna untuk
projek skala besar
5. VHDL Example
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity AND_GATE is
Port ( A : in STD_LOGIC;
B : in STD_LOGIC;
C : out STD_LOGIC);
end AND_GATE;
architecture Behavioral of AND_GATE is
begin
C <= AAND B;
end Behavioral; ARCHITECTURE
Mendefinisikan operasi utama
/ program utama
ENTITY
Mendefinisikan data direction
port (input/output/clock)
LIBRARY
Mendefinisikan pustaka kode
yang digunakan
6.
7.
8. Signal
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity AND_GATE is
Port ( A : in STD_LOGIC;
B : in STD_LOGIC;
C : out STD_LOGIC);
end AND_GATE;
architecture Behavioral of AND_GATE is
signal D:STD_LOGIC;
begin
D <= A AND B;
C <= D OR A;
end Behavioral;