SlideShare a Scribd company logo
Sistemi a Microprocessore                                          Elementi architetturali dell'8086




                      Sistemi a Microprocessore


                                            ELEMENTI
                                         ARCHITETTURALI
                                            DELL’8086


                                                                            1




                                Elementi architetturali
                                     dell’8086

                      •     L’8086 utilizza, per gli indirizzi fisici, l’A-BUS
                            (physical address)
                      •     La memoria è organizzata in segmenti da
                            64K byte ciascuno. Tutti i segmenti
                            cominciano ad indirizzi multipli di 16
                      •     La Process Status Word (PSW) è composta
                            da 16 bit, ma solo 9 di questi sono usati.
                            Ogni bit corrisponde ad un flag (che può
                            essere di condizione o di controllo)
                                                                                 2




Sergio PORCU                                                                                      1
Sistemi a Microprocessore                                         Elementi architetturali dell'8086




                                La memoria dell’8086
                      Nell’8086 la memoria è organizzata in due
                         banchi da 512K byte:
                      • il banco dispari (D15 – D8)
                      • il banco pari (D7 – D0)
                      I due banchi sono indirizzati in parallelo dalle
                         linee di indirizzo A19 – A1.
                      I dati con indirizzo pari sono trasferiti sui pin D7
                         – D0 mentre i dati ad indirizzi dispari sono
                         trasferiti sui pin D15 – D8.
                                                                           3




                                La memoria dell’8086

                      Il processore fornisce dei segnali di
                          Enable (BHE e A0) per gestire
                          l’accesso alla memoria:
                       BHE      A0      OPERAZIONI IN MEMORIA
                            0    0   WORD INTERA

                            0    1   BYTE ALTO (DALL’INDIRIZZO DISPARI)
                            1    0   BYTE BASSO (DALL’INDIRIZZO PARI)

                            1    1   (NESSUNA)

                                                                           4




Sergio PORCU                                                                                     2
Sistemi a Microprocessore                                      Elementi architetturali dell'8086




                                        Lo stack
                    Lo Stack può essere manipolato:
                    • attraverso istruzioni di PUSH e POP
                    • all’atto della chiamata (CALL) o del ritorno (RET)
                       da una procedura. Nel primo caso viene
                       automaticamente eseguita la PUSH dell’IP, nel
                       secondo caso l’analoga POP
                    • all’atto dell’attivazione di interrupt, e del ritorno
                       dalla corrispondente routine di servizio (IRET).
                       Nel primo caso vengono eseguite
                       automaticamente le PUSH del program counter
                       (registri CS e IP) e della PSW, nel secondo
                       vengono eseguite le corrispondenti POP            5




                            Accesso alle periferiche

                       L’accesso alle periferiche avviene
                          attraverso speciali locazioni associate
                          ad un certo indirizzo. Lo spazio di
                          indirizzamento dell’I/O è pari al più a
                          64K byte. L’accesso alle locazioni può
                          avvenire sia in modo memory mapped
                          (attraverso una normale istruzione) sia
                          in isolated I/O (attraverso speciali
                          istruzioni di I/O).
                                                                         6




Sergio PORCU                                                                                  3

More Related Content

Similar to Elementi architetturali dell'8086

Appunti interrupt 8086
Appunti interrupt 8086Appunti interrupt 8086
Appunti interrupt 8086
Samanta Tordini
 
Interfaccia verso il BUS
Interfaccia verso il BUSInterfaccia verso il BUS
Interfaccia verso il BUSSergio Porcu
 
Microcontrollori
MicrocontrolloriMicrocontrollori
Microcontrollori
samu97
 
L'interrupt nell'8086
L'interrupt nell'8086L'interrupt nell'8086
L'interrupt nell'8086Sergio Porcu
 
Architetture Parallele
Architetture ParalleleArchitetture Parallele
Architetture ParalleleMajong DevJfu
 
Cpu Abacus
Cpu AbacusCpu Abacus
Cpu Abacus
abacus2010
 

Similar to Elementi architetturali dell'8086 (8)

Appunti interrupt 8086
Appunti interrupt 8086Appunti interrupt 8086
Appunti interrupt 8086
 
Interfaccia verso il BUS
Interfaccia verso il BUSInterfaccia verso il BUS
Interfaccia verso il BUS
 
Microcontrollori
MicrocontrolloriMicrocontrollori
Microcontrollori
 
L'interrupt nell'8086
L'interrupt nell'8086L'interrupt nell'8086
L'interrupt nell'8086
 
Architetture Parallele
Architetture ParalleleArchitetture Parallele
Architetture Parallele
 
Cpu
CpuCpu
Cpu
 
Cpu Abacus
Cpu AbacusCpu Abacus
Cpu Abacus
 
Cpu abacus
Cpu abacusCpu abacus
Cpu abacus
 

More from Sergio Porcu

Investimenti
InvestimentiInvestimenti
Investimenti
Sergio Porcu
 
Costi, break even point, analisi make or buy
Costi, break even point, analisi make or buyCosti, break even point, analisi make or buy
Costi, break even point, analisi make or buy
Sergio Porcu
 
Analisi degli scostamenti
Analisi degli scostamentiAnalisi degli scostamenti
Analisi degli scostamenti
Sergio Porcu
 
Algoritmi e Programmazione Avanzata - Liste, pile, code
Algoritmi e Programmazione Avanzata - Liste, pile, codeAlgoritmi e Programmazione Avanzata - Liste, pile, code
Algoritmi e Programmazione Avanzata - Liste, pile, code
Sergio Porcu
 
Il temporizzatore d'intervalli 8253
Il temporizzatore d'intervalli 8253Il temporizzatore d'intervalli 8253
Il temporizzatore d'intervalli 8253Sergio Porcu
 
Microprocessori INTEL 8086/8088
Microprocessori INTEL 8086/8088Microprocessori INTEL 8086/8088
Microprocessori INTEL 8086/8088Sergio Porcu
 
Metodo di Newton
Metodo di NewtonMetodo di Newton
Metodo di Newton
Sergio Porcu
 
Reti di Calcolatori - Crittografia
Reti di Calcolatori - CrittografiaReti di Calcolatori - Crittografia
Reti di Calcolatori - Crittografia
Sergio Porcu
 
Mappe di Karnaugh
Mappe di KarnaughMappe di Karnaugh
Mappe di Karnaugh
Sergio Porcu
 
Gestione date in PL/SQL
Gestione date in PL/SQLGestione date in PL/SQL
Gestione date in PL/SQL
Sergio Porcu
 
Traduzione dal modello ER al relazionale
Traduzione dal modello ER al relazionaleTraduzione dal modello ER al relazionale
Traduzione dal modello ER al relazionaleSergio Porcu
 
Soluzione generalizzazioni in diagrammi ER
Soluzione generalizzazioni in diagrammi ERSoluzione generalizzazioni in diagrammi ER
Soluzione generalizzazioni in diagrammi ERSergio Porcu
 
Diagrammi Entità/Relazioni (ER)
Diagrammi Entità/Relazioni (ER)Diagrammi Entità/Relazioni (ER)
Diagrammi Entità/Relazioni (ER)Sergio Porcu
 

More from Sergio Porcu (13)

Investimenti
InvestimentiInvestimenti
Investimenti
 
Costi, break even point, analisi make or buy
Costi, break even point, analisi make or buyCosti, break even point, analisi make or buy
Costi, break even point, analisi make or buy
 
Analisi degli scostamenti
Analisi degli scostamentiAnalisi degli scostamenti
Analisi degli scostamenti
 
Algoritmi e Programmazione Avanzata - Liste, pile, code
Algoritmi e Programmazione Avanzata - Liste, pile, codeAlgoritmi e Programmazione Avanzata - Liste, pile, code
Algoritmi e Programmazione Avanzata - Liste, pile, code
 
Il temporizzatore d'intervalli 8253
Il temporizzatore d'intervalli 8253Il temporizzatore d'intervalli 8253
Il temporizzatore d'intervalli 8253
 
Microprocessori INTEL 8086/8088
Microprocessori INTEL 8086/8088Microprocessori INTEL 8086/8088
Microprocessori INTEL 8086/8088
 
Metodo di Newton
Metodo di NewtonMetodo di Newton
Metodo di Newton
 
Reti di Calcolatori - Crittografia
Reti di Calcolatori - CrittografiaReti di Calcolatori - Crittografia
Reti di Calcolatori - Crittografia
 
Mappe di Karnaugh
Mappe di KarnaughMappe di Karnaugh
Mappe di Karnaugh
 
Gestione date in PL/SQL
Gestione date in PL/SQLGestione date in PL/SQL
Gestione date in PL/SQL
 
Traduzione dal modello ER al relazionale
Traduzione dal modello ER al relazionaleTraduzione dal modello ER al relazionale
Traduzione dal modello ER al relazionale
 
Soluzione generalizzazioni in diagrammi ER
Soluzione generalizzazioni in diagrammi ERSoluzione generalizzazioni in diagrammi ER
Soluzione generalizzazioni in diagrammi ER
 
Diagrammi Entità/Relazioni (ER)
Diagrammi Entità/Relazioni (ER)Diagrammi Entità/Relazioni (ER)
Diagrammi Entità/Relazioni (ER)
 

Elementi architetturali dell'8086

  • 1. Sistemi a Microprocessore Elementi architetturali dell'8086 Sistemi a Microprocessore ELEMENTI ARCHITETTURALI DELL’8086 1 Elementi architetturali dell’8086 • L’8086 utilizza, per gli indirizzi fisici, l’A-BUS (physical address) • La memoria è organizzata in segmenti da 64K byte ciascuno. Tutti i segmenti cominciano ad indirizzi multipli di 16 • La Process Status Word (PSW) è composta da 16 bit, ma solo 9 di questi sono usati. Ogni bit corrisponde ad un flag (che può essere di condizione o di controllo) 2 Sergio PORCU 1
  • 2. Sistemi a Microprocessore Elementi architetturali dell'8086 La memoria dell’8086 Nell’8086 la memoria è organizzata in due banchi da 512K byte: • il banco dispari (D15 – D8) • il banco pari (D7 – D0) I due banchi sono indirizzati in parallelo dalle linee di indirizzo A19 – A1. I dati con indirizzo pari sono trasferiti sui pin D7 – D0 mentre i dati ad indirizzi dispari sono trasferiti sui pin D15 – D8. 3 La memoria dell’8086 Il processore fornisce dei segnali di Enable (BHE e A0) per gestire l’accesso alla memoria: BHE A0 OPERAZIONI IN MEMORIA 0 0 WORD INTERA 0 1 BYTE ALTO (DALL’INDIRIZZO DISPARI) 1 0 BYTE BASSO (DALL’INDIRIZZO PARI) 1 1 (NESSUNA) 4 Sergio PORCU 2
  • 3. Sistemi a Microprocessore Elementi architetturali dell'8086 Lo stack Lo Stack può essere manipolato: • attraverso istruzioni di PUSH e POP • all’atto della chiamata (CALL) o del ritorno (RET) da una procedura. Nel primo caso viene automaticamente eseguita la PUSH dell’IP, nel secondo caso l’analoga POP • all’atto dell’attivazione di interrupt, e del ritorno dalla corrispondente routine di servizio (IRET). Nel primo caso vengono eseguite automaticamente le PUSH del program counter (registri CS e IP) e della PSW, nel secondo vengono eseguite le corrispondenti POP 5 Accesso alle periferiche L’accesso alle periferiche avviene attraverso speciali locazioni associate ad un certo indirizzo. Lo spazio di indirizzamento dell’I/O è pari al più a 64K byte. L’accesso alle locazioni può avvenire sia in modo memory mapped (attraverso una normale istruzione) sia in isolated I/O (attraverso speciali istruzioni di I/O). 6 Sergio PORCU 3