Документ описывает управление памятью в компьютерной системе, включая распределение ресурсов между пользовательскими процессами и компонентами операционной системы. Он также рассматривает различные типы памяти, такие как основная и вторичная, их архитектуру, временные характеристики доступа и способы регенерации данных. Важное внимание уделяется различным технологиям оперативной памяти, их производительности и совместимости с процессорами.

2. Главная задача компьютерной системы – выполнять
программы. Программы вместе с данными, к
которым они имеют доступ, в процессе выполнения
должны (по крайней мере частично) находиться
в оперативной памяти.
Операционной системе приходится решать задачу
распределения памяти между пользовательскими
процессами и компонентами ОС. Эта деятельность
называется управлением памятью.
Таким образом, память (storage, memory) является
важнейшим ресурсом, требующим тщательного
управления. В недавнем прошлом память была
самым дорогим ресурсом.
Часть ОС, которая отвечает за управление памятью,
называется менеджером памяти.

3. Запоминающие устройства компьютера разделяют,
как минимум, на два уровня: основную (главную,
оперативную, физическую) и вторичную
(внешнюю) память.
Основная память представляет собой упорядочен-
ный массив однобайтовых ячеек, каждая из
которых имеет свой уникальный адрес (номер).
Процессор извлекает команду из основной памяти,
декодирует и выполняет ее. Для выполнения
команды могут потребоваться обращения еще к
нескольким ячейкам основной памяти.
Обычно основная память изготавливается с
применением полупроводниковых технологий и
теряет свое содержимое при отключении питания.

4. Вторичную память (это главным образом диски)
также можно рассматривать как одномерное
линейное адресное пространство, состоящее
из последовательности байтов.
В отличие от оперативной памяти, она является
энергонезависимой, имеет существенно большую
емкость и используется в качестве
расширения основной памяти.
Оперативная
память DDR SDRAM
1024Mb
DDR2 2GB

5. Можно выделить несколько промежуточных
уровней. Разновидности памяти могут быть
объединены в иерархию по убыванию
времени доступа, возрастанию цены и
увеличению емкости.

6. Основная память ПК представляет собой
комбинацию RAM (Random Access Memory –
оперативной памяти), ROM (Read Only Memory
– память «только для чтения» или ПЗУ) и
вакантных областей, т.е. процессор
способен к адресации пространства
физической памяти фиксированного размера.
Одни области этого пространства размещены на
модулях RAM-памяти, другие – на микросхемах
ПЗУ (ROM) или энергонезависимой NVRAM-
памяти (non-volatile RAM).

7.  Оперативная память – временная память, так как
данные хранятся в ней только до выключения ПК.
 Конструктивно память выполнена в виде модулей,
которые можно заменять, дополнять, чтобы
увеличить объём ОП.
 К данным, находящимся в ОП ЦП имеет непосред-
ственный доступ, а к периферийной или внешней
памяти (НГМД, НЖМД) – через буфер, являющийся
также разновидностью ОП, недоступной
пользователю. Время доступа к данным мало, а
потому скорость обработки их велика.

8.  Запоминание данных в ОП носит временный характер не только
из-за питания, но и потому, что она является динамической,
т.е. она должна периодически обновляться, так как информация
здесь хранится на конденсаторе, а в нём есть ток утечки, что
его разряжает, и информация теряется.
 Чтобы не было потерь вынуждены проводить регенерацию
памяти. Это означает, что CPU имеет доступ к данным в RAM
только в течение циклов, свободных от регенерации. Здесь
через определённые промежутки времени специальная схема
осуществляет доступ (для считывания) ко всем строкам памяти.
В эти моменты CPU находится в состоянии ожидания.
Регенерация памяти - процесс обновления памяти через
определённые промежутки времени во избежание потерь
данных.
 За один цикл схема регенерирует все строки динамической
памяти (ДП).

9. http://citforum.ru/book/optimize/ram.shtml

11. Ячейки памяти организованы в матрицу , состоящую из 32
строк и 32 столбцов. Полный адрес ячейки данных
включает два компонента – адрес строки и адрес столбца.
 Когда CPU обращается к памяти для чтения информации,
на вход микросхем подаётся строб вывода данных OE
(Output Enable), затем подаётся адрес строки и сигнал
RAS (Row – адрес, Strobe – бит).
 Строб - период времени, выделенный для
осуществления определённой операции, а также сигнал о
необходимости выполнения такой операции.
 Это означает, что каждая шина столбца соединяется с
ячейкой памяти выбранной строки, адрес которой
поступает по адресным линиям в дешифратор, который
даёт номер строки.

12.  Информация считывается со всей строки
и помещается в буфер ввода/вывода.
 Затем с задержкой поступает сигнал CAS
с адресом столбца (Column – адрес, Strobe
– бит). Здесь при чтении данные
выбираются из буфера ввода/вывода и
поступают на выход ОП в соответствии с
адресом столбца.
 Выходы регистра строки снова
соединяются с общими шинами столбцов
памяти, чтобы перезаписать считанную
информацию из строки.

13.  Если выполняется запись, то подаётся строб записи WE
(Write Enable), и информация поступает на соответствующую
шину столбца не из буфера, а со входа памяти в соответствии
с адресом столбца.
 Количество линий ввода/вывода определяет разрядность
ввода/вывода микросхемы.
 Количество бит информации, которое хранится в ячейках
каждой матрицы, называется глубиной адресного
пространства Depth (Адрес, бит) микросхемы памяти.
 Общая ёмкость микросхем – это произведение глубины
адресного пространства на количество линий ввода/вывода
(разрядов).

14. Тип
памяти
Время
доступа,
нс
Время
цикла
обращения,
нс
Скорость передачи
через 1 линию,
Мбайт/с
Тактовая
частота
системной
шины, МГц
FPM
DRAM
70
60
50
40
35
30
25
28
33
50, 60
66
66
EDO
DRAM
70
60
50
30
25
20
33
40
50
50, 60
66
75, 83
SDRAM 70
60
50
15
12
10
66
80
100
66
83
100

15. На материнскую плату можно устанавливать элементы
памяти различных фирм, но время доступа не должно
отличаться более чем на 10 нс, а потому лучше
использовать элементы памяти одной фирмы.
 Микросхемы памяти объединены в модули: SIMM, DIMM,
RIMM.
 CPU взаимодействует через контроллер с банком памяти.
 Количество модулей памяти для заполнения банков
определяется отношением разрядности системной шины к
разрядности модуля памяти.
 Системная шина PC с CPU Pentium и Pentium II 64-
разрядная, поэтому 32-разрядные SIMM-модули ставят в
банки попарно, а 64-разрядный DIMM ставят один. Из-за
пакетного способа обработки данных из памяти (по 64
бита или 32 бита) увеличилась скорость обмена данными.

16. В Pentium применяли EDO DRAM (Extended Data
Output), но в них линии ввода/вывода остаются
подключёнными до окончания ввода нового
адреса, т.е. до начала вывода следующего бита.
Происходит одновременное считывание данных и
задание адреса следующих данных. На 10 – 15%
быстрее FPM DRAM, но на запись это
преимущество не распространяется.
Микросхема BEDO DRAM (Burst EDO) отличается
от EDO наличием генератора номера столбца.
Здесь после первого поступления на вход
микросхем адреса ячейки и сигналов RAS и CAS,
для последующих 4 столбцов сигнал CAS
генерируется внутри микросхем.

17. Микросхемы СDRAM и EDRAM (Cashe DRAM и
Enhanced DRAM) содержат немного ячеек
быстрой памяти SRAM со временем доступа 10 –
15 нс: на одном кристалле могут находиться 4
Мбайт DRAM и 16 Кбайт SRAM, который можно
рассматривать как встроенную кэш-память.
В 1997 году для синхронизации работы памяти и
системной шины использовалась микросхема
синхронной динамической памяти SDRAM
(Sythronous DRAM). Метод доступа к строкам и
столбцам данных – как в DRAM.
Отличие в том, что память и CPU работают
синхронно, без циклов ожидания.
Современные микросхемы работают на тактовых
частотах CPU 66, 75, 83, 100, 125 и 133 МГц.

18. ESDRAM является расширением микросхемы
SDRAM. Работает на частоте системной шины 66,
100 и 166 МГц, время рабочего цикла – 8 нс,
совместима с PC 100 SDRAM.
DDR SDRAM (SDRAM II) – Double Date Rate –
удвоенная скорость передачи данных. Состоит из 4
независимых банков, в которых команды
обрабатываются параллельно.
В маркировке у них не частота, а пропускная
способность: PC 1 600 для 100 МГц и PC 2 100 для
133 МГц. Их поддерживает чипсет корпорации VIA
– VIA Apollo KX-266, AMD – Chipset AMD 760.

19. В микросхеме RDRAM фирмы RAMBUS организация банков выборки
данных из памяти построена по-другому. Шина данных 16-разрядная и 8-
разрядная шина управления. Тактовая частота 400 МГц, но данные
пересылаются по переднему и заднему фронту синхроимпульса:
16 бит * 400 МГц * 2 = 1,6 Гбайт/с.
Здесь по одной шине передаётся адрес строки, а по другой – адрес столбца.
Передача адресов осуществляется последовательными пакетами.
В процессе работы выполняется конвейерная выборка из памяти, причём
адрес может передаваться одновременно с данными.
Ёмкость микросхем 16, 32, 64, 128 и 256 Мбайт. Планируется 512 и 1 Гбайт.
Для этой памяти разработаны чипсеты Intel 810, Intel 810E, Intel 820, Intel 840
и Intel 845.
 В SLDRAM (Sync Linc DRAM) используется классическое ядро DRAM.
Для этой памяти в стандарте предусмотрен протокол пакетной передачи
адреса.

20. Тип памяти
Год
выпуска
Разрядность
шины, бит
Пиковая
пропускная
способность,
Мбайт/с
Тактовая
частота
системной
шины, МГц
FPM DRAM 1987 32 132 33
EDO DRAM 1995 32 200 50
SDRAM 1997 64 528 66
SDRAM 1998 64 800 100
SDRAM 2000 64 1024 133
DRDRAM, 1 канал 1999 16 1200 600
DRDRAM, 1 канал 2000 16 1600 800
DRDRAM, 2 канала 2001 16 2400 600
DRDRAM, 2 канала 2001 16 3200 800
DRDRAM, 2 канала 2002 16 4300 2066
DDR SDRAM 2001 64 1600 100
DDR SDRAM 2001 64 2400 150
DDR SDRAM II 2002 64 3200 100
DDR SDRAM II 2003 64 6400 200
DDR SDRAM II 2004 64 8533 266
DDR SDRAM II 2005 64 12800 400
DDR SDRAM III 64 19200 1200