Registers. Edge-triggered registers. Level-triggered registers. Shift registers.

1. 2 марта 2020 г.
Лекция № 6
Цифровая схемотехника

2. Тема лекции:
Регистры

3. 1. Структура регистров.
2. Принципы работы и классификация
регистров.
3. Применение регистров.
План лекции:

4. 16:13 4
Определения
Регистр (англ. register) ̶ это операционный узел, состоящий
из элементов памяти и комбинационных схем, предназначенный
для ввода, хранения, преобразования и выдачи числа, а также
для выполнения простейших поразрядных операций и выработки
осведомительных сигналов, хранящихся в регистре.
В отличие от запоминающих устройств регистр осуществляет
кратковременное хранение информации.
Регистры общего назначения (РОН) образуют
сверхоперативное запоминающее устройство (кэш-память).
Регистры представляют собой, по сути, несколько D-триггеров
(обычно от 4 до 16), соединенных между собой тем или иным
способом.

5. 16:13 5
Классификация регистров
Все регистры делятся на две большие группы:
• Параллельные регистры;
• Регистры сдвига (или сдвиговые регистры).
В параллельных регистрах (а) каждый из
триггеров имеет свой независимый
информационный вход (D) и свой
независимый информационный выход.
Тактовые входы (С) всех триггеров
соединены между собой. В результате
параллельный регистр представляет собой
многоразрядный, многовходовый триггер.

6. 16:13 6
Структура регистра сдвига
В сдвиговых регистрах все триггеры соединены в
последовательную цепочку (выход каждого предыдущего триггера
соединен со входом D следующего триггера). Тактовые входы всех
триггеров (С) объединены между собой. В результате такой триггер
может рассматриваться как линия задержки, входной сигнал которой
последовательно перезаписывается из триггера в триггер по фронту
тактового сигнала С.

7. 16:13 7
Определения
Параллельные регистры, в свою очередь, делятся на две
группы:
• срабатывающие по фронту управляющего сигнала С (или
тактовые регистры).
• срабатывающие по уровню управляющего сигнала С (или
стробирумые регистры).

8. 16:13 8
Регистры, срабатывающие по фронту
Принцип действия регистров, срабатывающих
по фронту тактового сигнала:
По положительному фронту тактового сигнала
С каждый из выходов регистра устанавливается в
тот уровень, который был в этот момент на
соответствующем данному выходу входе D, и
сохраняется до прихода следующего
положительного фронта сигнала С. То есть
регистр запоминает сразу несколько (4, 6, 8, 16)
сигналов (несколько разрядов, битов). Память
регистра сохраняется до момента выключения
питания схемы.

9. 16:13 9
Регистры, срабатывающие по фронту
Параллельные регистры стандартных серий, срабатывающие по
фронту:
9
Аналог ̶ 74175
Аналог ̶ 74377 Аналог ̶ 74273 Аналог ̶ 74574

10. 16:13 10
Таблица истинности
регистра ИР27
Входы Выходы
-WE C D Q
0 0→1 0 0
0 0→1 1 1
0 0 X Не меняется
0 1 X Не меняется
1 X X Не меняется
Входы Выходы
-EZ C D Q
0 0→1 0 0
0 0→1 1 1
0 0 X Не меняется
0 1 X Не меняется
1 X X Z
Таблица истинности
регистра ИР37

11. 16:13 11
Хранение кода в параллельном регистре

12. 16:13 12
Схема расчета разности двухтактного кода

13. 16:13 13
Cхема вычисления разности значений
кодов в двух последовательных тактах

14. 16:13 14
Работа последовательной цепочки
двух узлов
T > t1+ t2

15. 16:13 15
Конвейерная обработка с помощью
регистров

16. 16:13 16
Структура накапливающего сумматора

17. 16:13 17
Накапливающий сумматор
T > tSM + tRG

18. 16:13 18
Вычислитель экстремального значения
входного кода

19. 16:13 19
Регистры, срабатывающие по уровню
Параллельные регистры, срабатывающие по уровню стробирующего
сигнала (регистры-защелки, английское "Latch"), можно рассматривать как некий
гибрид между буфером и регистром. Когда сигнал на стробирующем входе -
единичный, такой регистр пропускает через себя входные информационные
сигналы, а когда стробирующий сигнал становится равен нулю, регистр
переходит в режим хранения последнего из пропущенных значений входных
сигналов.
Аналог ̶
7475
Аналог ̶
74373

20. 16:13 20
Таблица истинности
регистра ТМ7
Входы Выходы
D C Q –Q
0 1 0 1
1 1 1 0
0 0 Не меняется
1 0 Не меняется
Входы Выходы
–EZ C D Q
0 1 1 1
0 1 0 0
0 0 X Не меняется
0 1 X Не меняется
1 X X Z
Таблица истинности
регистра ИР22

21. 16:13 21
Использование регистров сдвига вместо
регистров, срабатывающих по фронту

22. 16:13 22
Регистры сдвига
Регистры сдвига (англ. shift register) представляют собой цепь
последовательно связанных триггеров.
Их основной режим работы ̶ сдвиг разрядов кода, записанного в
триггеры, т.е. по тактовому сигналу значение первого триггера будет
записано в следующий триггер. Код, сохраненный в регистре, с каждым
тактом будет сдвигаться в сторону старших или младших разрядов.

23. 16:13 23
Микросхемы регистров сдвига
Аналог ̶ 74299
Аналог ̶ 74198
Аналог ̶ 74165
Аналог ̶ 74164

24. 16:13 24
Таблица истинности регистра
сдвига ИР8
Входы Выходы
-R C D1 D2 Q0 Q1 ... Q7
0 X X X 0 0 ... 0
1 0 X X Не изменяется
1 1 Х Х Не изменяется
1 0 →1 1 1 1 Q0 ... Q6
1 0 →1 0 Х 0 Q0 ... Q6
1 0 →1 Х 0 0 Q0 ... Q6

25. 16:13 25
Таблица истинности регистра
сдвига ИР9
Входы Функция
-WR C1 C2
0 X X Параллельная запись
1 1 Х Хранение
1 Х 1 Хранение
1 0 0 →1 Сдвиг
1 0 →1 0 Сдвиг

26. 16:13 26
Подключение регистров сдвига для
увеличения разрядности

27. 16:13 27
Входы Функция
C -R SR SL
X 0 X X Сброс
0 →1 1 1 0 Сдвиг вправо
0 →1 1 0 1 Сдвиг влево
0 →1 1 0 0 Хранение
0 →1 1 1 1
Параллельная
запись
Таблица истинности регистра
сдвига ИР13

28. 16:13 28
Входы Функция
C -R SR SL
X 0 X X Сброс
0 →1 1 1 0 Сдвиг вправо
0 →1 1 0 1 Сдвиг влево
0 →1 1 1 1 Параллельная запись
Х 1 0 0 Хранение
Таблица истинности регистра
сдвига ИР24

29. 16:13 29
Подключение регистра ИР24 для
расширения разрядности

30. 16:13 30
Последовательная передача информации
с помощью регистра сдвига

31. 16:13 31
Линия задержки входного сигнала
регситра сдвига

32. 16:13 32
Формирователь импульсов, длительность
которых задана управляющим кодом

33. 16:13 33
Структура генератора псевдослучайных
последовательностей
N 7 8 15 16 24 31
Выходы 6, 5 7, 6, 4, 2 14, 13 15, 13, 12, 10 23, 22, 21, 16 30,17
Точки подключения обратной связи

34. 16:13 34
Вопросы и ответы