Bài giảng điều khiển logic và plc_876512.pdf

BÀI GIẢNG ĐKLG & PLC
Giảng viên: Nguyễn Trí Cường
Bộ môn Tự động hóa XNCN – viện Điện
Điện thoại: 0983309963
Email: cuong.nguyentri@hust.edu.vn
22/08/2013 1

Mục tiêu học phần:
• Cung cấp cho sinh viên cái nhìn khái quát về ĐKLG (đặc
biệt là trong công nghiệp).
• Trang bị một số công cụ phân tích và thiết kế hệ thống tự
động hóa có tính chất là các sự kiện rời rạc.
• Cung cấp các kiến thức về PLC – thiết bị điều khiển logic
điển hình.
• Trang bị kiến thức về một số thiết bị chấp hành trong hệ
thống tự động hóa.
22/08/2013 2

Kết quả mong đợi (đối với sinh viên)
• Hiểu biết khái quát về điều khiển các sự kiện rời rạc (điều
khiển logic).
• Phân tích & thiết kế một hệ thống tự động hóa có tính
chất rời rạc.
• Lập trình, ghép nối PLC với các thiết bị trong hệ thống tự
động hóa.
• Thiết kế hoàn chỉnh hệ thống tự động hóa theo yêu cầu
đặt ra.
22/08/2013 3

Nội dung vắn tắt
• Khái niệm chung về điều khiển logic.
• Mạch logic tổ hợp và phương pháp thiết kế mạch logic tổ
hợp.
• Mạch logic tuần tự và phương pháp thiết kế mạch logic
tuần tự.
• Giới thiệu về PLC: cấu tạo, hoạt động và ngôn ngữ lập
trình.
• Thiết kế logic với PLC.
• Các thiết bị vào ra.
22/08/2013 4

Tài liệu
1. Bài giảng.
2. Nguyễn Trọng Thuần, “Điều khiển Logic và Ứng dụng”,
NXB Khoa học Kỹ thuật, 2000.
3. Trịnh Đình Đề, Võ Trí An, “Điều khiển tự động truyền
động điện”, tập I, NXB Đại học và Trung học chuyên
nghiệp, 1983
4. L. A. Bryan, E. A. Bryan, “ Programmable Controllers,
Theory and Implementation”, Second Edition, An
Industrial Text Company Publication, Atlanta- Georgia-
USA, 1997.
22/08/2013 5

Tài liệu
5. W. Bolton, “Programmable Logic Controllers”, Fifth
Edition, Elsevier, 2009.
6. “Introduction to PLC Programming and Implementation-
from relay logic to PLC logic”, Industrial Text& Video
Company.
7. J. R. Hackworth, Frederick D. Hackworth, Jr,
“Programmable Logic Controllers: Programming
Methods and Applications”, Prentice Hall, 2003.
8. Karl-Heinz John, and Michael Tiegelkamp, “IEC 61131-
3: Programming Industrial Automation Systems”, 2nd
Edition Springer, 2010.
9. IEC 61131 Standard.
22/08/2013 6

Tài liệu
10. Giáo trình ĐKLG & PLC
11. Tài liệu & phần mềm PLC Mitsubishi
12. Tài liệu & phần mềm PLC Siemens
13. Tài liệu & phần mềm PLC Omron
22/08/2013 7

Chương mục
1. Chương 1: Khái niệm chung về ĐKLG
2. Chương 2: Mạch logic tổ hợp
3. Chương 3: Mạch logic tuần tự
4. Chương 4: Tổng quan về PLC
22/08/2013 8

CHƯƠNG 1:
KHÁI NIỆM CHUNG VỀ ĐKLG
22/08/2013 9

1. Khái niệm về ĐKLG
Quá trình liên tục:
• VD: quá trình nhiệt, biến đổi
áp suất, phản ứng hóa học
…
• Có thể xác định, mô tả các
đại lượng liên quan tại mọi
thời điểm theo thời gian
Quá trình rời rạc:
• VD: quá trình lắp ráp, quá
trình đóng gói … (tập hợp
các hoạt động, sự kiện)
• Chỉ có thể xác định giá trị
các đại lượng liên quan khi
sự kiện nhất định diễn ra
22/08/2013 Chương 1: Khái niệm chung về ĐKLG 10

1. Khái niệm về ĐKLG
Quá trình liên tục:
• Mô hình hóa:
• Các phương trình đại số, vi
phân …
• Là đối tượng nghiên cứu của
Lý thuyết điều khiển tự động
Quá trình rời rạc:
• Mô hình hóa:
• Dùng các công cụ: đại số
bool, Automat hữu hạn, Petri
Net, Statecharts, Stateflows,
GRAFCET …
• Là đối tượng nghiên cứu của
điều khiển logic.

2. Mô hình hóa quá trình rời rạc:
a. Đại số BOOL: (đại số logic)
• Coi các sự kiện chỉ có 2 trạng thái đối lập: có/không; đúng/sai;
1/0; 0V/5V; -10V/+10V …
• Là nền tảng tạo nên hệ đếm cơ số 2 – cơ sở của máy tính điện
tử.
• Phù hợp với các mạch logic điện tử, rơ le logic.
• Có khả năng mô tả hầu hết các quá trình thực tế.
• Vẫn còn có các nhược điểm:
• Thiếu trực quan.
• Gặp khó khăn khi quá trình thực tế trở nên quá phức tạp.

b. Automat hữu hạn: (finite state machine - FSM)
• Ví dụ FSM điều khiển thang máy:
• Dữ liệu:
• Chỉ có 2 tầng: Ground – First.
• Tín hiệu vào: Up = 1; Down = 0.
• Trạng thái: Ground = 0; First = 1.
• Tín hiệu ra (đèn báo): On = 1; Off = 0.
• Bảng trạng thái:
Trạng thái Đầu vào Trạng thái tiếp
theo
Đèn đỏ
Red
Đèn xanh
Green
0 0 0 1 0
0 1 1 0 1
1 0 0 1 0
1 1 1 0 1

c. Petri Net:
• Đồ thị có hướng.
• Bước chuyển – gạch đứng: các sự
kiện có thể xảy ra.
• Điều kiện – vòng tròn nhỏ: các vị trí.
• Cung có hướng – mũi tên: các trạng thái chuẩn bị, không bao
giờ nối cùng vị trí, cùng bước chuyển.
• Cung đầu vào: nối vị trí đến bước chuyển.
• Cung đầu ra: nối bước chuyển đến vị trí.
• Token (dấu hiệu) – chấm đen: mỗi vị trí có số lượng các token
nào đó.

d. Statecharts:
• Dựa trên FSM.
• Bổ sung thêm 3 khái niệm: phân cấp, tranh chấp, quảng bá
truyền thông.
• VD: hoạt động của đồng hồ bấm giờ:

e. Stateflows:
• Là 1 dạng của statecharts được phát triển bởi Matlab.
• Tích hợp trong môi trường Simulink.
• Tự động chuyển sang dạng mã chương trình C.
• VD: mô hình hộp số tự động điều khiển ô tô.

f. GRAFCET:
• Có cơ sở toán học là mạng Petri Net.
• Giao diện đồ thị rõ ràng.
• Nền tảng tạo lên ngôn ngữ lập trình SFC.
• Có một số thành phần cơ bản:
• Step: trạng thái.
• Chuyển: Transistion
• Các nhánh có quan hệ logic.

3. Chuẩn IEC 61131:
• IEC: International Electrotechnical Commision – Tổ
chức về các tiêu chuẩn quốc tế và đánh giá mức độ
tuân theo trong lịch vực điện, điện tử và các công nghệ
liên quan.
• IEC 61131: standards on programmable controllers and
their associated peripherals – tiêu chuẩn về các bộ điều
khiển khả trình và ngoại vi liên kết với chúng.

• IEC 61131: gồm 8 phần:
• IEC 61131-1 General information
• IEC 61131-2 Equipment requirements and tests
• IEC 61131-3 Programming Languages - providing the basis
• IEC 61131-4 User Guidelines
• IEC 61131-5 Messaging service specification
• IEC 61131-6 Funtional Safety
• IEC 61131-7 Fuzzy control programming
• IEC 61131-8 Guidelines for the application and implementation
of programming languages

• Đặc điểm chính của IEC 61131-3:
• Quy định 5 ngôn ngữ lập trình:
• Ladder (LD): giản đồ thang, giống sơ đồ rơ le tiếp điểm.
• Function Block Diagram (FBD): sơ đồ khối chức năng, giống với các
khối chức năng trong sử dụng IC.
• Sequential Function Chart (SFC): biểu đồ hàm tuần tự, được phát
triển từ GRAFCET.
• Structure Text (ST): lệnh có cấu trúc, gần với ngôn ngữ lập trình cấp
cao như C, Pascal …
• Instruction List (IL): danh sách mã lệnh, gần với mã máy hoặc lập
trình ASEMBLY trên vi điều khiển.

CHƯƠNG 2:
MẠCH LOGIC TỔ HỢP
22/08/2013 21

1. Cơ sở toán học đại số logic:
a) Hàm & biến logic:
• Biến logic: x B = {0;1}
• Hàm logic: f(x1, x2, …, xn) B = {0;1}
với x1, x2, …, xn  B = {0;1}.
• Các phép toán logic cơ bản:
• Nghịch đảo: NOT
• Cộng logic: OR Nhân logic: AND
22/08/2013 Chương 2: Mạch logic tổ hợp 22
x f(x) =
0 1
1 0
x Y f(x,y) = x+y
0 0 0
0 1 1
1 0 1
1 1 1
x y f(x,y) = x*y
0 0 0
0 1 0
1 0 0
1 1 1

b) Các tính chất & định luật cơ bản:
• Tính chất giao hoán:
x+y=y+x; x.y=y.x
• Tính chất kết hợp:
x+y+z = (x+y)+z = x+(y+z); x.y.z = (x.y).z = x.(y.z)
• Tính chất phân phối:
x.(y+z) = x.y + x.z; x+(y.z) = (x+y).(x+z)
• Luật De Morgan:
n
2
1
n
1
1
n
2
1
n
2
1
x
...
x
x
x
.....
x
.
x
x
.....
x
.
x
x
...
x
x









b) Các tính chất & định luật cơ bản:
• Tính đối ngẫu: trong 1 hệ thức thay phép cộng bằng phép nhân, thay
0 bằng 1 và ngược lại thì ta được 1 hệ thức mới đối ngẫu. Nếu hệ
thức ban đầu đúng thì hệ thức sau cũng đúng.
• Một số hệ thức logic cơ bản:
x+0 = x ; x.1 = x
x.0 = 0 ; x+1 = 1
x+x = x ; x.x = x
x+xy = x ; x.(x+y) = x
0
.
;
1 

 x
x
x
x
x
)
y
x
)(
y
x
(
;
x
y
x
xy 





c) Các cách biểu diễn hàm logic:
• Biểu diễn bằng bảng chân lý:
• VD 2.1:
Giá trị thập phân của tổ
hợp biến
x1 x2 x3 f(x1,x2,x3)
0 0 0 0 1
1 0 0 1 0
2 0 1 0 “x”
3 0 1 1 “x”
4 1 0 0 0
5 1 0 1 1
6 1 1 0 “x”
7 1 1 1 1

• Biểu diễn bằng biểu thức đại số: dùng các phép toán đảo, cộng logic
và nhân logic.
• VD 2.2:
Dễ dàng thực hiện bởi các thiết bị logic.
• Có thể biễu diễn dưới dạng tổng chuẩn đầy đủ và tích chuẩn đầy đủ.
3
2
1 .x
x
x
y 


• Biểu diễn dưới dạng tổng chuẩn đầy đủ:
• Chỉ quan tâm tổ hợp các biến làm hàm có giá trị 1.
• Trong mỗi tích ứng với 1 tổ hợp các biến làm cho hàm có giá trị 1: các biến
có giá trị 1 giữ nguyên, các biến có giá trị 0 lấy nghịch đảo.
• Hàm tổng chuẩn đầy đủ là tổng các tích đó.
• VD 2.3: Cho bảng chân lý:
Biểu diễn dưới dạng tổng
chuẩn đầy đủ:
GT thập
phân
x1 x2 y=f(x1,x2)
0 0 0 1
1 0 1 0
2 1 0 0
3 1 1 1
 




 3
,
0
)
;
( 2
1
2
1
2
1 x
x
x
x
x
x
f
y

• Biểu diễn dưới dạng tích chuẩn đầy đủ:
• Chỉ quan tâm tổ hợp các biến làm hàm có giá trị 0.
• Trong mỗi tổng ứng với 1 tổ hợp các biến làm cho hàm có giá trị 0: các
biến có giá trị 0 giữ nguyên, các biến có giá trị 1 lấy nghịch đảo.
• Hàm tích chuẩn đầy đủ là tổng các tích đó.
• VD 2.3: Cho bảng chân lý:
Biểu diễn dưới dạng tích
chuẩn đầy đủ:
GT thập
phân
x1 x2 y=f(x1,x2)
0 0 0 1
1 0 1 0
2 1 0 0
3 1 1 1





 )
2
,
1
(
)
)(
(
)
;
( 2
1
2
1
2
1 x
x
x
x
x
x
f
y

• Ví dụ biểu diễn dưới dạng tổng chuẩn đầy đủ và tích chuẩn đầy đủ
của VD 2.1:
Giá trị thập phân của tổ
hợp biến
x1 x2 x3 f(x1,x2,x3)
0 0 0 0 1
1 0 0 1 0
2 0 1 0 “x”
3 0 1 1 “x”
4 1 0 0 0
5 1 0 1 1
6 1 1 0 “x”
7 1 1 1 1
   

 

 4
,
1
7
,
5
,
0
)
;
;
( 3
2
1 x
x
x
f
y
Với N = 2,3,6

• Biểu diễn bằng bảng Các nô:
• Để biểu diễn một hàm logic có n biến cần lập 1 bảng có 2n ô. Mỗi ô tương
ứng với 1 tổ hợp biến.
• Mỗi ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau 1 giá trị của
biến.
• Trong các ô ghi giá trị hàm tương ứng với tổ hợp biến ứng với ô đó.
• VD 2.4: biễu diễn bảng Các nô của VD2.3.
GT thập
phân
x1 x2 y=f(x1,x2)
0 0 0 1
1 0 1 0
2 1 0 0
3 1 1 1
1 0
0 1
x1
x2

• VD 2.5: biễu diễn bảng Các nô của VD2.1.
1 0 x x
0 1 1 x
x3
x1
Giá trị thập
phân của tổ hợp
biến
x1 x2 x3
f(x1,x2,x
3)
0 0 0 0 1
1 0 0 1 0
2 0 1 0 “x”
3 0 1 1 “x”
4 1 0 0 0
5 1 0 1 1
6 1 1 0 “x”
7 1 1 1 1
x2

• VD 2.6: biễu diễn bảng Các nô của hàm logic 5 biến:
y=f(a,b,c,d,e)
d
b
c
a
e e

• Biểu diễn bằng phần tử logic điện tử cơ bản:
• Phần tử phủ định (NOT):
• Phần tử cộng logic (OR):
• Phần tử nhân logic (AND):

• Biểu diễn bằng phần tử logic điện tử cơ bản:
• Phần tử phủ định (NOR):
• Phần tử cộng logic (NAND):

• Biểu diễn bằng phần tử rơ le tiếp điểm:
• Nút nhấn thường hở:
• Nút nhấn thường kín:
• Công tắc hành trình thường hở:
• Công tắc hành trình thường kín:
• Cuộn dây rơ le điện từ:
• Tiếp điểm thường hở:
• Tiếp điểm thường kín:

• Biểu diễn bằng phần tử rơ le tiếp điểm:
• Ví dụ 2.7: biểu diễn hàm logic
2
.
1
2
.
1
)
2
,
1
( x
x
x
x
x
x
f
y 


Y
x1 x2
x1 x2
+ -
1 3 5
7
2

2. Tổng hợp mạch logic tổ hợp:
a) Định nghĩa mạch logic tổ hợp:
• X = {x1, x2, …, xn} là tập các tín hiệu vào.
• Y = {y1, y2, …, ym} là tập các tín hiệu ra.
• yj = fj(x1,x2,…,xn) với j = 1, …, m
x1
x2
xn
……
MẠCH
TỔ
HỢP
……
y1
y2
ym

b) Phương pháp đại số:
• Phương pháp đại số là phương pháp dùng các biến đổi đại số
để rút gọn hàm logic.
• Một số biểu thức đại số thường dùng:
x+0 = x ; x.1 = x
x.0 = 0 ; x+1 = 1
x+x = x ; x.x = x
x+xy = x ; x.(x+y) = x
0
.
;
1 

 x
x
x
x
x
)
y
x
)(
y
x
(
;
x
y
x
xy 





b) Phương pháp đại số:
• Ưu điểm: khá trực quan.
• Nhược điểm:
• Khó thực hiện với hàm logic phức tạp.
• Nhiều trường hợp không đánh giá được kết quả thu được đã tối ưu
chưa.
• VD 2.8: rút gọn hàm logic
2
1
)
2
1
2
1
(
)
2
1
2
1
(
2
1
2
1
2
1
)
2
,
1
(
2
1
2
1
2
1
)
2
,
1
(
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
f
x
x
x
x
x
x
x
x
f
y














c) Phương pháp bảng Các nô:
• Các bước thực hiện:
• B1: biểu diễn hàm dưới dạng bảng Các nô.
• B2: Nhóm các ô có giá trị 1 hoặc “x” (không xác định) cạnh nhau
hoặc đối xứng nhau thành các vòng.
• Số ô trong một vòng có dạng 2m (1mN) với m lớn nhất có thể.
• Các vòng có thể giao nhau nhưng không được trùm lên nhau.
• Các vòng phải phủ hết các ô có giá trị 1 (không phải phủ hết các ô không
xác định).
• Số vòng phải là ít nhất.
• B3: mỗi vòng sẽ tương ứng với tích các biến mà giá trị không thay
đổi trong vòng đó.
• Các biến có giá trị 1 được giữ nguyên.
• Các biến có giá trị 0 lấy nghịch đảo.

• VD 2.8: Tối thiểu hóa hàm logic f(x1, x2, x3) = (0,2,5,6,7)
• Biểu diễn dưới dạng bảng Các nô:
• Nhóm các ô có giá trị 1 được 3 vòng.
• Kết quả:
1 0 0 1
0 1 1 1
x3
x1
x2
3
1
3
2
3
1
)
3
,
2
,
1
( x
x
x
x
x
x
x
x
x
f 


1 0 0 1
0 1 1 1
x3
x1
x2
3
1
2
1
3
1
)
3
,
2
,
1
( x
x
x
x
x
x
x
x
x
f 



• VD 2.9:
Tối thiểu hóa hàm logic f(x1, x2, x3)=(0,5,7) với N = 2,3,6
1 0 x x
0 1 1 x
x3
x1
x2
3
1
3
1
)
3
,
2
,
1
( x
x
x
x
x
x
x
f 


• Bài tập:
Tối thiểu hóa hàm logic






)
31
,
29
,
28
,
27
,
23
,
19
,
18
,
4
,
0
(
)
,
,
,
,
(
)
15
,
11
,
9
,
7
,
3
,
1
(
)
,
,
,
(
)
7
,
6
,
1
,
0
(
)
,
,
(
z
y
x
w
v
f
z
y
x
w
f
z
y
x
f

d) Phương pháp Quine Mc Clusky :
• B1: Ghi các tổ hợp biến làm cho hàm có giá trị bằng 1 theo mã nhị
phân. Các biến bị đảo thì ghi thành 0, các biến được giữ nguyên thì
ghi thành 1. Ví dụ x1x3 sẽ ghi thành 101.
• B2: Nhóm các tổ hợp biến theo số chữ số 1 trong biểu diễn nhị phân
của tổ hợp biến. Đặt tên nhóm i là nhóm có i chữ số 1 trong biểu diễn
nhị phân. Ghi các tổ hợp biến này trong 1 cột.
• B3: ghép mỗi tổ hợp của nhóm thứ i với từng tổ hợp của nhóm thứ
i+1 trong cùng một cột nếu 2 tổ hợp có biểu diễn nhị phân chỉ khác
nhau 1 bít ở cùng 1 vị trí. Ghi sang cột bên cạnh tổ hợp mới hình
thành bằng cách giữ nguyên các phần giống nhau và thay phần khác
nhau bằng dấu gạch ngang (-). Đánh dấu sao (*) vào các tổ hợp biến
đã tham gia ghép và dấu v () vào các tổ hợp không thể ghép.

• B4: Lặp lại bước trên với cột vừa mới hình thành cho đến khi không
kết hợp được nữa. Chú ý, hai tổ hợp có dấu (-) chỉ ghép được với
nhau khi mà chỉ có 1 vị trí bít khác nhau và bít đó phải là 0 và 1,
không thể là “-“.
• B5: Lập bảng phủ tối thiểu.
• Các cột tương ứng với số tổ hợp nguyên gốc ban đầu.
• Các hàng tương ứng với số tổ hợp không thể ghép được nữa.
• Trên một hàng, nếu tổ hợp ứng với hàng đó có thể “phủ” tổ hợp ứng với
cột (nếu thay ở tổ hợp rút gọn dấu “-“ bằng số 0 hoặc 1 thì sẽ được tổ hợp
nguyên gốc ứng với cột) thì ô ứng với cột đó đánh dấu “x”.
• Lập đường phủ tối thiểu: đi qua tất cả các cột và tối thiểu các hàng.
• B6: Sau khi đã tìm được số tổ hợp tối thiểu thì chuyển các tổ hợp mã
nhị phân thành tổ hợp biến tương ứng (các biến ứng với vị trí có dấu
“-“ sẽ bị rút gọn trong biểu diễn).

• VD 2.10: Rút gọn hàm f(x1,x2,x3) = (0,1,4,5,7)
• Bảng phủ tối thiểu:
Nhóm Tổ hợp biến I Tổ hơp biến II Tổ hợp biến III
0 000* -00*
00-*
-0-
-0-
1 100*
001*
10-*
-01*
2 101* 1-1
3 111*
000 001 100 101 111
-0- X X X X
1-1 X X
3
1
2
)
3
,
2
,
1
( x
x
x
x
x
x
f 


• VD 2.12: rút gọn hàm logic
abcd
d
c
ab
d
c
b
a
d
c
b
a
d
c
b
a
bcd
a
d
bc
a
d
c
b
a
d
c
b
a
d
c
b
a
d
c
b
a
f 









)
,
,
,
(
0000 0100 0101 0110 0111 1000 1001 1010 1101 1111

• VD 2.12: bảng rút gọn
Nhóm Tổ hợp biến I Tổ hợp biến II Tổ hợp biến III
0 0000* 0-00
-000
1 0100*
1000*
010-*
01-0*
100-
10-0
01- -
01- -
2 0101*
0110*
1001*
1010*
01-1*
011-*
-101*
1-01
-1-1
-1-1
3 0111*
1101*
-111*
11-1*
4 1111*

• VD 2.12: bảng phủ tối thiểu
0000 0100 0101 0110 0111 1000 1001 1010 1101 1111
0-00 x x
-000 x x
100- x x
10-0 x x
1-01 x x
01-- x x x x
-1-1 x x x x
bd
b
a
d
b
a
c
b
a
d
c
a
d
c
b
a
f 




)
,
,
,
(

• Bài tập: rút gọn hàm logic






)
15
,
14
,
13
,
9
,
8
,
7
,
5
,
4
,
1
(
)
,
,
,
(
)
13
,
12
,
5
,
4
,
1
,
0
(
)
,
,
,
(
)
5
,
4
,
3
,
2
(
)
,
,
(
z
y
x
w
f
z
y
x
w
f
z
y
x
f

CHƯƠNG 3:
MẠCH LOGIC TUẦN TỰ
22/08/2013 51

1. Khái niệm cơ bản mạch logic tuần tự:
a) Mạch logic tuần tự:
• Mạch logic tuần tự là mạch mà trong đó trạng thái của tín hiệu ra
không những phụ thuộc vào tín hiệu vào mà còn phụ thuộc vào
cả trình tự tác động của tín hiệu vào.
• Như vậy, về mặt thiết bị thì ở mạch tuần tự không những chỉ có
các phần tử đóng mở logic mà còn có các phần tử nhớ.
• Sơ đồ cấu trúc cơ bản mạch logic tuần tự:
22/08/2013 Chương 3: Mạch logic tuần tự 52
y1 Y1
…
…
x1
x2
Z1
Z2
y2


MẠCH
TỔ HỢP

b) Phân loại mạch logic tuần tự:
• Mạch logic tuần tự đồng bộ:
• Việc chuyển trạng thái trong mạch không những chỉ phụ thuộc vào
tín hiệu đầu vào, trạng thái trong trước đó, mà còn phụ thuộc vào
xung đồng bộ.
• Dùng phổ biến trong máy tính điện tử.
• Mạch logic tuần tự không đồng bộ:
• Việc chuyển trạng thái trong mạch chỉ phụ thuộc vào tín hiệu đầu vào,
trạng thái trong trước đó.
• Không có tín hiệu đồng bộ.
• Thường gặp trong công nghệ của các máy sản xuất công nghiệp.

c) Mô tả hoạt động của mạch logic tuần tự:
• Mô tả bằng giải thích:
• Ví dụ 3.1: 3 nút ấn A, B, C điều khiển động cơ M.
• Ấn nút A: động cơ quay thuận.
• Ấn nút B: động cơ quay nghịch.
• Ấn nút C: động cơ dừng.

• Mô tả bằng biểu đồ đóng mở theo thời gian:
Y
a1
Y
Z
a2
a2 Y
a1
a2
Y
Z
1 2 1 1 1
2 3 2 5
4 2
Sơ đồ rơ le - tiếp điểm Biểu đồ đóng mở

• Mô tả bằng đồ hình:
m
a0
a1
b0 b1

• Mô tả bằng hàm tác động:
F = +A (+X, +Y) –B –Y +C +Z –C –Z –X +Y +D –Y
• Thường viết cho 1 chu kỳ làm việc.
• Các chữ cái đầu bảng chữ cái (A,B,C): tín hiệu vào.
• Các chữ cái cuối bảng chữ cái (X,Y,Z): tín hiệu ra.
• Dấu cộng “+”: tín hiệu xuất hiện hoặc phần tử làm việc.
• Dấu trừ “- “: tín hiệu mất đi hoặc phần tử nghỉ việc.
• Dấu ngoặc “()”: xảy ra hoặc ảnh hưởng đồng thời.

• Mô tả bằng bảng chuyển trạng thái:
Trạng thái Tín hiệu vào Tín hiệu
ra
00 01 11 10 A+ A-
(sang phải) 2 1 0
(trên đường sang phải) 3 1 0
(sang trái) 4 0 1
(trên đường sang trái) 1 0 1
1
2
3
4
1
2
3
4
a0
a1

2. Tổng hợp mạch logic tuần tự:
a) Phương pháp ma trận trạng thái:
• B1: Mã hóa bài toán, lập graph chuyển trạng thái.
• B2: Lập bảng chuyển trạng thái MI.
• B3: Rút gọn bảng MI, lập bảng MII.
• B4: Mã hóa biến trung gian.
• B5: Xác định hàm logic cho biến trung gian và biến ra.

• VD 3.1: thực hiện yêu cầu công nghệ mô tả trong hình vẽ
• Ban đầu thiết bị chạm vào a0 và di chuyển sang phải.
• Sau đó thiết bị chạm vào a1 và di chuyển sang trái.
• Tiếp theo thiết bị lại chạm vào a0 và chu trình được lặp lại.
• Chú ý rằng khi thiết bị rời khỏi vị trí của cảm biến thì cảm biến lại trở
về trạng thái không tác động.
a0 a1
A+
A-

• VD 3.1: thực hiện yêu cầu công nghệ mô tả trong hình vẽ
• B1: mã hóa bài toán, lập Graph chuyển trạng thái.
• Xác định biến vào là a0 và a1; biến ra là A+ (sang phải) và A- (sang trái)
• Lập Graph chuyển trạng thái:
a0 a1
A+
A-
a0a1
A+A-
(vào)
(ra)
10
10
00
10
01
01
00
01
1 2 3 4

• VD 3.1:
• B2: Lập bảng chuyên trạng thái MI:
1
2
3
4
1
2
3
4
a0
a1
10
10
00
10
01
01
00
01
1 2 3 4

• VD 3.1:
• B3: lập bảng rút gọn MII:
1
2
3
4
1
2
3
4
a0
a1
2 1
4 3
10 10
01 01
a0
1 2
3 4
+
+
a1

• VD 3.1:
• B4: mã hóa biến trung gian:
2 1
4 3
10 10
01 01
a0
1 2
3 4
+
+
a1
2 1
4 3
10 10
01 01
a0
a1
X

• VD 3.1:
• B5: xác định hàm logic cho biến trung gian và biến ra:
• Biến trung gian X:
• Hàm điều khiển của biến trung gian X:
a0
a1
X
2 1
4 3
0 0
1 1 0
1
3
1
a0
a1
X
0 0
1 1 0
1
X
a
a
X 0
1


• VD 3.1:
• Biến đầu ra A+:
• Hàm điều khiển của biến đầu ra A+:
X
A 

a0
a1
X
2 1
4 3
1 1
0 0
a0
a1
X
1 1
0 0

• VD 3.1:
• Biến đầu ra A-:
• Hàm điều khiển của biến đầu ra A-:
X
A 

a0
a1
X
2 1
4 3
0 0
1 1
a0
a1
X
0 0
1 1

• Một số bài tập luyện tập:
m
a0
a1
b0 b1 m
a0
a1
b0 b1
68

b) Phương pháp GRAFCET:
• Là một đồ hình chức năng mô tả các trạng thái làm việc của hệ
thống và biểu diễn quá trình điều khiển với các trạng thái
chuyển.
• Đó là một graph định hướng và được xác định bởi các phần tử
sau:
G := {E, T, A, M}
• E = {E1, E2, …, Em } là tập hữu hạn các trạng thái.
• T = {t1, t2, …, tp} là tập hữu hạn các chuyển tiếp (chuyển trạng thái).
• A = {a1, a2, …, an} là tập các cung định hướng.
• M = {m1, m2, …, mm} là tập các giá trị 0 và 1. Nếu mi = 1 thì trạng
thái i là hoạt động, nếu mi = 0 thì trạng thái i là không hoạt động.

• Một số ký hiệu dùng trong GRAFCET:
• Trạng thái: biểu diễn bởi hình chữ nhật.
• Trạng thái khởi đầu được thể hiện bằng hai hình chữ nhật lồng vào
nhau.
• Trạng thái đang hoạt động có thêm dấu “” ở trong hình chữ nhật
trạng thái.
• Chuyển tiếp: biểu diễn bằng đường gạch “-“, bên cạnh ghi các tác
nhân kích thích (biến vào) liên quan đến chuyển tiếp đó.

• VD 3.2: Lập GRAFCET cho công nghệ
0
1
2
A+ (trạngthái sang phải)
trạngthái ban đầu
a1 (đã ở cuốihànhtrình)
A- (trạngthái sang trái)
a0(đãở đầuhànhtrình)
a0 (đã ở đầuhànhtrình)

a0 a1
A+
A-

• Hàm logic cho các trạng thái:
i-1
i
i+1
ai










i
i
i
i
i
i
i
i
i
S
S
S
S
S
S
S
a
S
).
(
1
1

• Các phối hợp chuyển trong GRAFCET:
• Phân kỳ ‘’HOẶC’’:
i
i+1 i+2
ai+1
i+3
ai+2 ai+3
i
i
i
i
i
i
i
i
i
i
i
i
i
S
a
S
S
a
S
S
a
S
S
S
S
S
3
3
2
2
1
1
3
2
1




















• Hội tụ ‘’HOẶC’’:
i+4
i+1 i+2
ai+1
i+3
ai+2 ai+3
3
3
2
2
1
1
4
4
3
2
1





















i
i
i
i
i
i
i
i
i
i
i
S
a
S
a
S
a
S
S
S
S
S

• Phân kỳ ‘’VÀ’’:
i
i+1 i+2
ai+1
i+3
i
i
i
i
i
i
i
i
i
i
i
S
a
a
a
S
S
S
S
S
S
S
.
.
.
.
3
2
1
3
2
1
3
2
1


















• Hội tụ ‘’VÀ’’:
i+4
i+1 i+2
ai+1
i+3
3
3
2
2
1
1
4
4
3
2
1
.
.
.
.
. 


















i
i
i
i
i
i
i
i
i
i
i
S
a
S
a
S
a
S
S
S
S
S

• Các bước xác định hàm logic sử dụng phương pháp GRAFCET:
Lập G I
Lập G II
Xác định hàm
điều khiển
Xác định sơ đồ
điều khiển
Chọn sơ
bộ thiết bị
Mô tả chi tiết các trạng
thái làm việc, chú thích
đầy đủ các hành vi làm
việc của công nghệ
Là GI nhưng mô tả được
thay thế bằng các thiết bị
vừa chọn (mã hóa GI
dùng biến logic )

• VD 3.3: xây dựng hàm điều khiển cho công nghệ
a0
a1
b0 b1
A-
A+
B-
B+
A-
A+

0
1
2
A+ (trạng thái đi xuống)
Trạng thái ban đầu
a1(đã ở cuối hành trình đi xuống)
A- (trạng thái đi lên)
a0.b0 (đã ở đầu hành trình đi xuống và đầu hành trình sang phải)
a0.b0 (đã ở đầu hành trình đi xuống và
đầu hành trình sang phải)
3 4
a0.b1 (đã ở đầu hành trình đi
xuống và cuối hành trình
sang phải)
B+ (trạng thái
sang phải)
B- (trạng thái
sang trái)
a0.b1 (đã ở cuối hành trình sang
phải) a0.b0 (đã ở đầu hành trình
sang phải)

a0
a1
b0 b1
A-
A+
B-
B+
A-
A+

0
1
2
S1=A+
S0
a1
S2=A-
a0 b0
a0 b0
3 4
a0 b1
S3=B+ S4=B-
a0b1 a0b0
1
0
4
0
0
0
S
S
S
b
a
S




2
1
3
1
0
0
0
0
1
S
S
S
b
a
S
b
a
S





1
3
2
0
0
3
S
S
S
b
a
S




4
3
2
1
1
2
S
S
S
S
a
S





0
4
2
1
0
4
S
S
S
b
a
S





• Một số bài tập:
m
a0
a1
b0 b1 m
a0
a1
b0 b1
81

CHƯƠNG 4:
TỔNG QUAN VỀ PLC
22/08/2013 82

1. Giới thiệu PLC
a) Các định nghĩa về PLC:
• PLC: Programmable Logic Controller – Bộ điều khiển logic lập trình
được (khả trình).
• PLC: thiết bị điều khiển dựa trên nền tảng vi xử lí sử dụng trong
các hệ thống điều khiển rời rạc để điều khiển các dây chuyền lắp
ráp, các máy sản xuất …
• PLC: đơn giản là máy tính đặc biệt sử dụng trong môi trường công
nghiệp.
• PLC: (Programmable Controller - OMRON) – thiết bị điều khiển khả
trình.
22/08/2013 Chương 4: Tổng quan về PLC 83

a) Các định nghĩa về PLC:
• PLC: (IEC 61131-1) Programmable (Logic) Controller – là hệ thống
điện tử số được thiết kế sử dụng trong môi trường công nghiệp, có
bộ nhớ khả trình với tập lệnh hướng tới người sử dụng để thực
hiện các chức năng nhất định như logic, tuần tự, định thời gian,
đếm và số học, thông qua các đầu vào/ra số, tương tự điều khiển
nhiều loại máy và quá trình khác nhau. PLC và các ngoại vi đi kèm
được thiết kế để có thể dễ dàng tích hợp trong hệ thống điều khiển
công nghiệp và dễ dàng sử dụng tất cả các chức năng của nó.
• PLC – system: (IEC 61131-1) hệ thống PLC là cấu hình do người
dùng tạo ra bao gồm PLC và các ngoại vi liên kết cần thiết cho hệ
thống tự động nhất định. Nó bao gồm các thiết bị liên kết với nhau
bởi dây cáp hoặc các đầu cắm để lắp đặt cố định và các dây cáp
cho các ngoại vi linh động.

b) Vị trí của PLC trong hệ thống điều khiển:
• Điều khiển trực tiếp các thiết bị trường: động cơ, pittong, van …
thông qua các thiết bị trung gian như rơ le, công tắc tơ …
• Ghép nối giữa các PLC cấp dưới và server, computer, internet …
c) Chức năng của PLC trong hệ thống đk:
• Điều khiển.
• Giám sát.
• Cảnh báo.
• Thu thập dữ liệu.

d) So sánh PLC với các thiết bị đk khác:
• Mạch rơ le logic:
• Ưu điểm:
• Bền vững, chắc chắn.
• Chịu được môi trường CN.
• Dễ dàng cho công nhân lắp ráp.
• …
• Cồng kềnh, tốn nhiều điện tích.
• Khó khăn khi thiết kế với hệ thống lớn.
• Khó khăn trong bảo trì, bảo dưỡng, sửa chữa.
• …

• Mạch điện tử:
• Ưu điểm:
• Nhỏ gọn.
• Có khả năng lập trình.
• Khả năng xử lý dữ liệu lớn.
• …
• Khó thiết kế, sửa chữa.
• Cần có các bước kiểm định hoạt động trong môi trường công nghiệp phức
tạp.
• Công suất nhỏ.
• …

• PLC:
• Ưu điểm:
• Nhỏ gọn.
• Khả năng tích hợp cao.
• Có khả năng lập trình.
• Dễ bảo trì, bảo dưỡng.
• Dễ dàng thay đổi hoạt động.
• Phù hợp với môi trường CN.
• …
• Giá thành cao
• Đòi hỏi trình độ của người thiết kế.
• …

e) Phân loại PLC:
• Theo dung lượng bộ nhớ, khả năng quản lý vào/ra:
• Loại nhỏ: dung lượng bộ nhớ ≤ 2KB, quản lý số điểm vào/ra ≤128;
• Loại vừa: dung lượng bộ nhớ ≤32KB.
• Loại lớn: dung lượng bộ nhớ cỡ MB, quản lý tới hàng nghìn điểm
vào/ra.
• Theo hình dạng PLC:
• Dạng khối cố định(Compact, Fixed): khối Main có đầy đủ nguồn,
CPU, input, output. Các khối mở rộng kết nối với Main qua cáp hoặc
zắc kết nối.
• VD: Melsec-F Series

e) Phân loại PLC:
• Theo hình dạng PLC:
• Dạng khối chức năng riêng biệt (Modullar): Các khối được chế tạo
riêng, được cắm lên các bảng mạch BUS và cấu hình được lựa chọn
cho từng hệ thống cụ thể.
• VD: Melsec-Q Series

f) Một số VD về PLC:
• PLC Omron: http://www.ia.omron.com/product/21.html
• CP1:
• CJ1:
• CS series:

• PLC Siemens:
• http://www.automation.siemens.com/mcms/programmable-logic-
controller/en/Pages/Default.aspx
• LOGO S7-200 S7-1200 S7-300 S7-400

• PLC MITSUBISHI:
• http://www.mitsubishielectric.com/fa/products/cnt/plc/index.html
• MELSEC-Q Series
• MELSEC-L Series

• PLC MITSUBISHI:
• http://www.mitsubishielectric.com/fa/products/cnt/plc/index.html
• MELSEC-F Series

2. Cấu trúc phần cứng PLC
Sơ đồ khối cơ bản của PLC

a. Khối nguồn:
• Tích hợp trong các khối (với loại PLC compact) hoặc khối rời.
• Đầu vào: 220VAC; 110VAC; +24VDC; +12VDC
• Đầu ra: +24VDC; ±15VDC; ±5VDC
• Công suất: loại tích hợp trong các khối có công suất nhỏ chỉ cấp cho
các tín hiệu vào; loại khối rời có công suất tùy chọn.
Khối nguồn độc lập

b. Khối CPU:
• Bao gồm: bộ vi xử lí, bộ nhớ (MEMORY), BUS …
• Bộ vi xử lí:
• Quyết định tốc độ xử lí, khả năng quản lí vào/ra.
• Thường là VXL 8bit, 16bit hoặc 32bit.
• Bộ nhớ:
• Lưu trữ thông tin: chương trình, dữ liệu, tham số cấu hình hệ thống.
• Chia thành 2 loại: duy trì và không duy trì.
• Các loại chip nhớ được sử dụng: ROM, EEPROM, RAM, SRAM, DRAM,
FLASH …
• Việc đọc ghi bộ nhớ được thực hiện theo bit, byte (8bit), word (16bit),
double word (32bit).
• BUS:
• Bao gồm: BUS địa chỉ (Address BUS), BUS điều khiển (Control BUS), BUS
dữ liệu (Data BUS).

c. Khối vào/ra:
• Trao đổi thông tin với bên ngoài.
• Phân loại: vào/ra rời rạc; vào/ra tương tự; vào/ra đặc biệt …
• Các địa chỉ phụ thuộc vào vị trí lắp Module mở rộng.

2. Hoạt động của PLC
• Có tính chất tuần tự.
• Gồm 3 giai đoạn chính: đọc tín hiệu vào; thực hiện chương trình; gửi
tín hiệu ra.
• Có thể bao gồm các chương trình con.
Chu kỳ hoạt động của PLC

Bài giảng điều khiển logic và plc_876512.pdf

Recommended

Recommended

More Related Content

Similar to Bài giảng điều khiển logic và plc_876512.pdf

Similar to Bài giảng điều khiển logic và plc_876512.pdf (20)

Bài giảng điều khiển logic và plc_876512.pdf